课43 计数器74ls196应用和数字钟任务布置精选.ppt

数字电子技术 时序逻辑电路（3） 　　——集成计数器的应用（4） 74196 为可预置的二－ 五－ 十进制计数器/锁存器 四、数字钟任务布置 选择适当的电路方案，实现小时、分、秒的计时及显示。 仿真实现电路功能，要求具有24小时时间显示功能和扩展功能（校时功能）。 选择合适的器件，设计PCB，并硬件实现一个24进制或60进制计数器，以模拟实现数字钟的小时计时或分（秒）计时电路。 撰写项目报告 数字钟电路组成及工作原理介绍 石英晶体振荡器产生脉冲信号,送到分频器，分频器将振荡器输出的脉冲信号分成每秒一次（1HZ）的方波作为秒脉冲，秒脉冲信号送入计数器进行计数，并把累计的结果通过译码以“时”、“分”、“秒”的十进制数字显示出来。 “秒” ,“分”计数均由两级计数器组成的六十进制计数电路实现。“时”计数由两级计数器组成的十二或二十四进制计数电路来实现。所有计数结果由对应的译码器和LED（或LCD）数码管显示出来。 * 任务四 74LS196二-五混合进制计数器 计数器的应用 数字钟任务布置 一、74LS196计数器介绍 时钟 输入 二、74LS196计数器应用 自己动手设计实现： 24进制计数器 60进制计数器 须注意： 清零方式、置数方式、级联方式 三、计数器的应用总结 1、分频 从较高频率的输入信号得到较低频率的输出信号的过程称为分频。分频器本质上就是计数器，惟一区别仅在于分频器必须有输出，而计数器可以有输出也可以没有输出。 【例1】 某数字通信系统的基本时钟频率为1 MHz，其中一个子系统的时钟频率要求为125 kHz。试设计能够从基本时钟产生子系统工作时钟的电路。 【解】设分频次数为N，则有N=1 MHz/125 kHz=8。因此，设计一个带有输出的八进制计数器即可满足使用要求。 用74163实现的8分频器电路如图4- 1所示。 图 4 – 1 8分频器电路 2、计时 计时器本质上也是计数器。只要计数器的输入计数脉冲是周期性的，则脉冲个数可以转换为时间，计数器就可以作为计时器使用。电子钟、电子表中的时、 分、秒计时电路，就是采用的这种工作原理。  假定基准时钟频率为1 Hz，即每秒1个脉冲， 那么设计一个六十进制计数器对秒脉冲计数，就可实现秒计时，并且每60秒产生一个分脉冲输出。 同样再采用一个六十进制计数器对秒计时器的输出即分脉冲进行计数，就可实现分计时， 并且产生小时脉冲输出。实现小时计时的电路与之相类似。  3、脉冲分配 脉冲分配器是一种能够在周期时钟脉冲作用下输出各种节拍脉冲的数字电路。利用计数器和译码器，可以方便地实现脉冲分配。例如，用74163计数器和74138译码器实现的8路脉冲分配器电路及工作波形如图4- 2所示。 在时钟脉冲CP驱动下，计数器74163的QCQBQA输出端将周期性地产生000~111输出，通过译码器74138译码后，依次在 端输出1个时钟周期的负脉冲，从而实现了8路脉冲分配。  图 4 – 2 8路脉冲分配器电路及工作波形 (a) 电路； (b) 工作波形 4、产生周期序列信号 利用计数器的状态循环特性和数据选择器(或其它组合逻辑器件)， 可以实现计数型周期序列产生器。计数器的模数M等于序列的周期，计数器的状态输出作为数据选择器的地址变量，要产生的序列作为数据选择器的数据输入，数据选择器的输出即为输出序列。 【例3】设计一个(周期性)巴克码序列1110010产生器。 【解】 因为序列周期为7， 因此计数器的模数M=7。用74161和八选一数据选择器74151实现的巴克码序列1110010产生器如图4- 3所示。  图 4 – 4 7位巴克码产生器电路 组成： 一般由石英振荡器、分频器、计数器、译码器/驱动器、显示器以及校时和报时等几部分组成。这些都是数字电路中应用最广泛的基本电路。逻辑框图如图所示。 *