学习情境二：QuartusII原理图输入法 EDA技术项目化教程 [电子教案].ppt

学习情境二：QuartusII原理图输入法;主要内容;A. 项目任务; 【要求】 应用原理图方法设计八位二进制加法器 【知识点】 应用原理图方法设计八位二进制加法器 理解 Quartus II原理图输入法 掌握 Quartus II原理图层次化设计方法 理解 Quartus II器件编程 【重点和难点】 应用原理图方法设计八位二进制加法器 ;§2.1 工作任务的陈述与背景 §2.2 完成工作任务的引导 §2.3 相关技术基本知识与基本技能 §2.4 小结;一、任务的陈述 设计一个八位二进制加法器:要求在Quartus II 8.1软件平台上用原理图方式和层次化方法设计出一个八位二进制加法器，并通过编译及仿真检查设计结果。 二、任务的背景 加法器是数字系统中的基本逻辑器件，也是最基本的数字算法，无论乘法、减法、除法或FFT运算最终也要分解为加法运算。因此，加法器的设计是一个最基础的设计之一。;???一页;下一页;下一页; 编译通过后，生成半加器的元件符号(图2-3)，以便设计全加器时调用。 ②同理，再进行一位全加器的设计，如图2-4所示。 编译后，生成全加器的元件符号(图2-5)，以便设计八位加法器时调用。 ③采用串行进位的方式，进行八位二进制加法器的设计，如图2-6所示。 编译正确后，即完成了八位二进制加法器的前期设计工作。 ;五、检查 QuartusⅡ 8.1软件的编译工具，主要是检查原理图或程序语法上是否有错误，但不能验证逻辑关系是否有错误，验证所设计的电路是否符合设计的要求，需要利用仿真工具进行波形仿真。下面对八位二进制加法器的各个底层模块和顶层模块进行仿真，以验证所设计的原理图逻辑上是否符合设计的要求。 半加器仿真波形如图2-7所示。 全加器仿真波形如图2-8所示。 八位二进制加法器仿真波形如图2-9所示。 可以看到，所设计的八位二进制加法器完全符合要求。如果有条件，可以把源代码下载到硬件中做最后的验证。 ;六、评估 采用串行进位的方式所设计的八位二进制加法器在编译后，可以看到它的延时情况，如图2-10所示。 可以看到，比如管脚 a[0] 到管脚 sum [7] 产生了20.501 ns的延时，那么，之前我们讨论到，采用图2-1所示的方法一进行的八位二进制加法器的设计是最优的设计方案，下面，简单介绍方案一的设计方法，并与方案一进行比较，以突出优劣。 首先，进行四位并行加法器的设计，逻辑图如图2-11所示。 使用Quartus Ⅱ8.1软件，用原理图的方式设计出四位二进制并行加法器的电路图，如图2-12所示。;返 回; 一、QuartusⅡ原理图输入法 应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。 (一)建立工程文件夹 1.新建一个文件夹作为工程项目目录 首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book \code\Chapter3\BiaoJueQi。; 2.建立工程项目 运行Quartus Ⅱ软件，执行File=New Project Wizard 命令，建立工程，如图2-17所示。 在图2-18界面中单击Next按钮。 在所弹出的图2-19 New Project Wizard对话框中，填写Directory， Name, Top-Level Entity等项目。其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。 单击Next按钮，出现添加工程文件的对话框，如图2-20所示。 若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。 ; 在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。然后在“Available devices:”中根据需要的FPGA型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。再单击Next按钮，出现如图2-22所示对话框。 对于弹