- 1、本文档共13页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA课程设计说明书-六十秒闹钟(定时器)
燕山大学课程设计(论文)任务书
院(系):电气工程学院 基层教学单位:电子实验中心
学 号 学生姓名 专业(班级) 设计题目 闹钟 设
计
技
术
参
数 ●设计简易的一分钟闹钟
●可手动输入定时时间(0~59s),如30s
●两个静态数码管上跟踪显示时间的变化:如30,29,28……
●到了指定时间蜂鸣器发出5s的提示音
设
计
要
求 ●采用2个静态数码管显示时间
●用蜂鸣器发出提示音,到了指定时间蜂鸣器发出5s的提示音,
●采用拨码开关定时
工
作
量 ●学会使用Max+PlusII软件和实验箱;
●独立完成电路设计,编程下载、连接电路和调试;
●参加答辩并书写任务书。 工
作
计
划 了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计;
学习使用实验箱,继续电路设计;
完成电路设计;
编程下载、连接电路、调试和验收;
5.答辩并书写任务书。 参
考
资
料 《数字电子技术基础》.阎石主编.高等教育出版社.
《EDA课程设计指导书》. 指导教师签字 基层教学单位主任签字
2011年 3月 17 日
目 录
第1章 设计说明…………………………………………………………………………3 1.1 设计要求……………………………………………………………………………3 1.2 模块介绍……………………………………………………………………………3
第2章 设计思路…………………………………………………………………………4
第3章 原理图……………………………………………………………………………5
3.1 真值表……………………………………………………………………………5
3.2 模块设计…………………………………………………………………………6
3.2.1 定时时间个位模块原理图……………………………………………………6
3.2.2 定时时间十位模块原理图 ……………………………………………………6
3.2.3 复蜂鸣器控制端模块原理图……………………………………………………7
3.2.4 总的原理图及仿真图 ………………………………………………………8
第4章 管角锁定及硬件来连线……………………………………………………………9第5章 实验总结…………………………………………………………………………10
参考文献 ……………………………………………………………………………………11
设计题目:闹钟
设计说明
1.1 设计要求
1.设计简易的一分钟闹钟
2.采用2个静态数码管显示时间,静态数码管上跟踪显示时间变化:如 30,29,28……
3.用蜂鸣器发出提示音,到了指定时间蜂鸣器发出5s的提示音
4.采用拨码开关定时,即手动输入时间(0~59a),如30s
1.2 模块介绍
1. 模块一:定时时间个位模块
用1片74168芯片构成的具有置数保持功能的十进制减法计数器,原理是个位和十位计数器输出经过与门,再经反相器后送回状态控制端ENTN,使芯片工作在保持状态,同时,向高位输出借位信号,激活高位的计数器。
2. 模块二:定时时间十位模块
用一片74168芯片构成的指数报出功能的六进制减法计数器,原理和个位模块相同,向高位输出借位时激活蜂鸣器控制端模块。
3. 模块三:蜂鸣器控制端模块
用一片74160芯片构成的置零功能的五进制加法计数器,原理是将个位和十位计数器输出经过与门,再经反相器后送到控制端LDN,使芯片工作在置零状态,通过进位输出控制蜂鸣器是否工作。
设计思路
设计思路
1. 用两片74168十进制计数器分别对应两个静态数码管。
2. 分别用一片74168构成定时时间的个位、十位模块。
3. 用四位拨码开关和组合逻辑电路控制个位输入在0~9之间,同时,用四位拨码开关和组合逻辑电路控制十位输入在0~5之间。而且,通过组合逻辑电路后,当输入的定时时间个位大于9或是十位大于5时,输入的数都变成了0。
4. 用一个开关控制两个减法计数器的触发脉冲,当定时输入后,开关打开,保证同时触发。
5. 用个位和十位计数器的输出与加法计数器的输出同时控制蜂鸣器的控制端,并控制个位和十位的ENTN ,使芯片工作在保持状态。
原理图
3.1真值表
74160 真值表
74168 真值表
3.2 模块设计
3.2.1模块一:定时时间个位模块
电路图如下:
仿真图如下:
3.2.2 模块二:定时时间十位模块
电路图如下:
仿真图如下:
3.2.3模块三:蜂鸣器模块
电路图如下:
仿真图如下:
3.2.4总的原理图及仿真图
总电路图:
仿真图如下:
第4章 管脚锁定
文档评论(0)