数电课程设计---多路智力竞赛抢答器的设计.doc

青 岛 农 业 大 学 理学与信息科学学院 数 字 电 路 课 程 设 计 报 告 设 计 题 目 学生专业班级 学生姓名（学号） 设计小组其他同学姓名（学号） 指 导 教 师 完 成 时 间 实 习（设计）地点 2012年月日 部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有数码显示。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。f,满足上式，即得到的是秒脉冲 (2)显示电路设计：七段显示译码器7448输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。 (3)报警电路 由555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 ,从而推动控制电路包括时序和报警两个电路 ,如图 所示控制电需具有以下几个功能。主持人 ,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 , ,抢答电路和计时电路停止工作; 抢答时间到 ,无人抢答 ,,抢答电路和计时电路停止工作 入 输 出 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 74LS148的输入端和输出端低电平有效。~是输入信号，~为三位二进制编码输出信号，＝1时，编码器禁止编码，当＝0时，允许编码。是技能输出端，只有在＝0，而~均无编码输入信号时为0。为优先编码输出端，在＝0而~的其中之一有信号时，＝0。~各输入端的优先顺序为：级别最高，级别最低。如果＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，＝000。 74LS279引脚图： 74LS279真值表： Qn+1 状态 × × Qn 保持 0 0 不允许 0 1 0 清0 1 0 1 置1 1 1 Qn 保持 二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。 字符显示器 分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。 74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出。 BO为借位输出：0000状态后负脉冲输出。 74LS192引脚图： 74LS192真值表： 74LS48引脚图： 74LS48真值表： 十进制 D C B A a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1