数电课程设计---数字钟设计.doc

数电课程设计---数字钟设计 [摘要]数字钟原理是由晶体管振荡器电路产生多谐震荡，经过分频器分频后输出稳定的秒脉冲，作为时间基准。秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器以24为一个周期，并实现了小时高位具有零熄灭的功能。计数器的输出经译码器送到显示器，可在相应位置正确显示时、分、秒。计时出现误差或者调整时间时可以用校时电路进行时、分的调整，并实现整点报时功能。数字钟是采用数字电路实现时、分、秒数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定性远远超过了机械钟表 [关键词]数字时钟、分频器、译码器、校时电路、整点报时 一.设计目的 掌握数字钟的设计原理 熟悉集成电路的引脚安排，及掌握各芯片的逻辑功能及使用方法。 了解数字钟的组成及工作原理。 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 提高电路布局﹑布线及检查和排除故障的能力。 二．设计要求1.基本要求如下： 时钟显示功能，能够十进制显示“时”、“分”、“秒”。 小时高位具有零熄灭功能。 具有整点报时功能。 具有快速校准时间的功能。 2. 提高要求 校时时相应位闪烁。 能够设置多个起闹点。 3.设计指标 画出电路原理图(或仿真电路图); 元器件及参数选择; 电路仿真与调试; PCB文件生成与打印输出. 4.制作要求 自行装配和调试,并能发现问题和解决问题. 计时准确度，每天计时误差不超过1s。 实现24小时计时功能。 蜂鸣器在59分50秒开始报时，并持续响10秒 快速校准时间的功能。 三．设计原理 总体框图设计 1.总体原理说明 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.上图所示为数字钟的一般构成框图. 数字电子钟的逻辑框图如图所示。它由频率为32.768khz的晶体振荡器构成的振荡电路、分频器、计数器、显示器和校时电路组成。晶体振荡器构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 2.各个部分电路原理 ⑴晶体振荡器电路　　晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路　　时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路　　译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 方案一： 采用开关实现校时功能。 如上图所示，通过开关的闭、合产生的高低电平，给计数器一个上升沿，调整时间的显示，实现校时的功能。 方案二： 下一级的进位信号不直接加到上一级的脉冲输入端，而是通过一个三态门来控制其是否接入到上一级的脉冲输入端。校时信号也是通过一个三态门然后再接到计数器的脉冲输入端。然后通过译码器构成的数据选择器选择对哪一个进行校时。这样可以避免将两线直接接到计数器脉冲输入端对下一级的产生强行置数的现象。 方案论证 方案一结构简单，节约成本。但是只能从低位向高位逐步调整，以避免低位调整对高位的影响，灵活性差。方案二结构复杂，成本高。但是可以方便地对任意位校准时间，灵活性高。 考虑到实际生活中，时钟一旦调整之后就很少会再次调整，为了降低成本，降低电路复杂度，采用方案一。 2.计时模块 时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为１２进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。 图 a. 上图部分是秒个位的进位与清零电路。 b.分个位、分十位的进位与清零电路与秒个位、秒十位的电路原理类似。 3. LED数码显示器的结构 LED数码显示器是1种由LED发光二极管组合显示字符的显示器件。它使用了8个LED发光二极管，其中7个用于显示字符，1个用于显示小数点。LED数码显示器有两种连接方法： （1）共阳极接法。把发光二极管的阳极连在一起构成公共阳极，使用时公共阳极接+5V，