数电数字时钟课程设计报告.doc

数字电子技术 课程设计报告 姓名: 张保军 班级：电科102 学号：1005B223 数字电子钟逻辑电路设计 简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 数字电子钟的电路组成方框图如图1.1所示。 图1.1 数字电子钟框图 由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。 二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 由晶振电路产生1Hz标准秒信号。 秒、分为00～59六十进制计数器。 3. 时为00～23二十四进制计数器。 4. 周显示从1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。 三、可选用器材 1. 通用实验底板 2. 直流稳压电源 3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路 4. 晶振：32768 Hz 5. 电容：100μF/16V、22pF、3～22pF之间 6. 电阻：200Ω、10KΩ、22MΩ 7. 电位器：2.2KΩ或4.7KΩ 8. 数显：共阴显示器LC5011-11 9. 开关：单次按键 10. 三极管：8050 11. 喇叭：1 W /4，8Ω 四、设计方案提示 根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图1.2所示。 图1.2 秒脉冲发生器 计数译码显示 秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。 周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。 按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。 所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的显示器。 Q4 Q3 Q2 Q1 显示 1 0 0 0 日 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 表1.1 状态表 校时电路 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。 置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。 整点报时电路 当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即 当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。 五、参考电路 数字电子钟逻辑电路参考图如图1.3所示。 图1.3 数字电子钟逻辑电路参考图 六、参考电路简要说明 1. 秒脉冲电路 由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。 2. 单次脉冲、连续脉冲 这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1到星期日计数。若开关K1处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。 3. 秒、分、时、日计数器 这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为