电子技术课程设计---智力竞赛抢答器电路设计.doc

电子技术课程设计 （自动化10级） 智力竞赛抢答器电路设计 学生姓名 学 号 院 系 工学院电气与信息工程系 专 业 自动化 指导教师 填写日期 2012-06-28 目录 1. 设计任务与要求 3 2. 元器件介绍 3 2.1 主要元器件介绍 3 2.2 其他元器件介绍 8 3. 硬件电路各环节设计 9 3.1 抢答器部分 9 3.2 计时器部分 9 4. 整体电路仿真及实物制作 12 5. 总结与体会 12 6. 致谢 13 一、设计任务与要求： 任务：设计一个8路智力竞赛定时抢答器。 要求： １．可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0～I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0～S7。 ２．给节目主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。 ３．抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。 ４．抢答器具有定时抢答功能，且一次抢答的时间为20秒，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示。 ５．参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。 ６．如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 二、元器件介绍： 2.1主要芯片介绍373为三态输出的八 D 透明锁存器，　当三态允许控制端 OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。为8线－3线优先编码器74LS148工作原理如下： 该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。 从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，它的各个引脚功能如下： 　　1脚：外接电源负端VSS或接地，一般情况下接地。 　　8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 　　3脚：输出端Vo 　　2脚：低触发端 　　6脚：TH高触发端 　　4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 　　5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 　　7脚：放电端。该端与