锁存器和触发器学习ppt课件.ppt

边沿触发方式 为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。 如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。 逻辑符号 C Q C Q 负沿触发 正沿触发 例：四人抢答电路。四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。 电路的核心是74LS175四D触发器。其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。 应用举例 CLR D CP Q CLR D CP Q CLR D CP Q CLR D CP Q 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 USC 公用清零 公用时钟 74LS175管脚图 +5V D1 D2 D3 D4 CLR CP 1 2 2 清零 CP 赛前先清零 0 输出为零发光管不亮 74LS175 CP进入 D触发器 D1 D2 D3 D4 CLR CP +5V 1 2 2 清零 CP 1 反相端都为1 1 74LS175 D1 D2 D3 D4 CLR CP 1 2 2 清零 CP +5V 若有一按钮被按下，比如第一个钮。 =1 =0 0 0 被封 此时其它按钮再按下，由于没有CP 不起作用。 应用举例： J K Q n+1 0 0 Qn 1 1 Qn 0 1 0 1 0 1 CP J K Q 画出主从 JK 触发器输出端波形图。 C Q J K SD RD Q J K Q Q CP Q2 J K Q Q CP Q1 讨论 CP 假设初始状态 Qn = 0 Q1 Q2 看懂逻辑符号 ； 熟练使用功能表 。 画出下图所示各电路中输出端的波形图 ： J K Q1 A CP CP 1 2 3 4 5 6 A CP 1 2 3 4 5 6 A B J K Q2 CP A B = 1 Q1 J Q2 输出没有回送到输入端， 不仿也称其为 “ 开环 ” 。 异或 画出下图所示各电路中输出端的波形图 ： CP 1 2 3 4 5 6 A J3 K Q3 A CP J4 K Q4 = 1 初始状态为 0 J3 Q4 Q3 J4 输出已经回送到输入端， 那么就称其为 “ 闭环 ” 。 例：JK 触发器工作波形 C J K Q 下降沿触发保持、 赋值或翻转 J?Q 翻 转 保 持 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 J K J K J K 计数脉冲 例：图中的三个触发器是主从型JK触发器。在工作时，均先经 置“1”，而后同时给各C端送入计数脉冲。试分析前8个脉冲期间各触发器状态的变化，并判断此电路完成的功能。 J K J K J K 计数脉冲 开始时由于经过SD置“1”，三位触发器均为“1”态，即：“111”，相当于十进制的7。 分析： 1 1 1 J K J K J K 计数脉冲 第一位（最低位）触发器准备翻转，因其J、K端悬空，相当于“1”； 分析： 第二、三位触发器不准备翻转，因为这时它们的J、K端均为 “0”。当第一个脉冲的下降沿达到后，第一位触发器翻转，电路状态为“110”，相当于6。 1 1 0 当第一个脉冲来到时， 1 1 1 1 1 0 0 0 0 0 0 0 0 J K J K J K 计数脉冲 分析： 第一、二位触发器的J、K端均为“1”，都准备翻转，但第三位触发器的J、K端不全为“1”。第三位触发器有两个J端和两个K端，它们都是相应的多发射极晶体管的发射极。 当第二个脉冲来到时， 1 1 0 1 1 1 1 1 1 1 0 0 0 J K J K J K 计数脉冲 分析： 两个J端之间是“与”逻辑关系，只有当这两个发射极全为“1”时，才能认为J端（在总体上）是“1”，否则只能当作“0”；两个K端也是一样的。 1 1 0 J K J K J K 计数脉冲 分析： 在第二个脉冲持续期间，第三位的J端和K端只能当作“0”，因此