DSP时钟设计.doc

目 录 1设计任务及目的 - 2 - 1.1设计任务 - 2 - 1.2设计目的 - 3 - 2设计原理 - 3 - 2.1电路的设计 - 3 - 2.1.1时钟电路的设计原则 - 3 - 2.1.2 C5509简介 - 3 - 2.1.3设计时钟时的注意事项 - 4 - 2.2 模块知识 - 4 - 2.2.1中断和定时器 - 4 - 2.2.2LED数码管显示电路 - 5 - 2.2.3 用键盘修改时间 - 6 - 3设计过程 - 6 - 3.1 设计过程概述 - 6 - 3.2设计具体过程 - 7 - 3.2.1中断的初始化 - 7 - 3.2.2 定时器的初始化 - 7 - 3.2.3 数码管显示 - 8 - 3.2.4 用键盘修改时间 - 8 - 4流程图 - 9 - 5运行结果及分析 - 13 - 6总结 - 13 - 7致谢 - 14 - 8参考文献 - 15 - 9 附录 - 16 - 9.1程序清单 - 16 - 9.1.1时钟设计源程序.asm - 16 - 9.1.2数码管源程序.C - 18 - 9.1.3键盘源程序.C - 19 - 9.1.4命令文件.CMD - 20 - 时钟设计 绪 论 DSP（digital signal processor）是一种独特，是以数字信号来处理大量信息的器件。其工作原理是接，转换为0或1。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。DSP微处理器（芯片）一般具有如下主要特点： 　　（1）在一个指令周期内可完成一次乘法和一次加法； 　　（2）程序和数据空间分开，可以同时访问指令和数据； 　　（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问； 　　（4）具有低开销或无开销循环及跳转的硬件支持； 　　（5）快速的中断处理和硬件I/O支持； 　　（6）具有在单周期内操作的多个硬件地址产生器； 　　（7）可以并行执行多个操作； 　　（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 当然，与通用微处理器相比微处理器（芯片）的其他通用功能相对较弱些。 　　对元件值的容限不敏感，受温度、环境等外部因素影响小； 　　容易实现集成；VLSI 　　可以分时复用，共享处理器； 　　方便调整处理器的系数实现自适应滤波； 　　可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等； 可用于频率非常低的信号。1）系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片，这样有利于时钟信号的同步; 　　2）单一时钟信号时，一般的应用建议选择晶体时钟电路; 　　3）多个同频时钟信号时，可选择有源的晶振作为时钟电路; 　　4）尽量使用dsp片内的pll，降低片外时钟频率，提高系统的稳定性; 　　5）c6000、c5510、c5409a、c5416、c5420、c5421和c5441等dsp片内无振荡电路，不能用晶体时钟电路; 　　6）vc5401、vc5402、vc5409和f281x等dsp时钟信号的电平为1.8v，建议采用晶体时钟电路；C5509是一种具有高处理能力和低功耗特性的16位定点DSP芯片，适用于等实时嵌入应用场合。与其它C5X芯片一样，C5具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达100MIPS；具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度；单周期正规化及指数译码；8个辅助寄存器及一个软件栈，允许使用业界最先进的定点DSP C语言编译器；数据/程序寻址空间为1M×16bit，内置4K×16bit ROM和16K×16bit RAM；内置可编程等待状态发生器、锁相环时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的8位并行HPI口、两个16位定时器以及6通道DMA控制器且低功耗。C5X系列片上集成有192K存储空间：64K字程序空间、64K数据空间、64K字I/O空间，它具有23条外部程序地址线，可寻址1M字的外部程序空间，因此增设了额外的存储映射程序技术扩展寄存器XPC，以及6条扩展程序空间寻址指令，整个程序空间分成16页。同时可寻址64K外部数据空间、64K外部I/O空间。RAM包括两种类型，一是只可以一次寻址的SARAM，二是可以两