ch4-5 hw答案 电子科技大学.pdfVIP

第四章 1、什么是硬件描述语言？它的主要作用是什么？ 答：硬件描述语言是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以 使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具 进行仿真，再综合到门级电路，再用ASIC或FPGA实现其功能。 2、采用硬件描述语言设计方法的优点是什么？有什么缺点？ 答：（1）采用VerilogHDL输入法最大的优点是其与工艺的无关性；（2）通用的硬件描述语 言，易学易用。具有C语言编程经验的设计者很容易学习和掌握；（3）允许在同一个电路模 型内进行不同抽象层次的描述。 设计者可以从开关、门级、RTL和行为等各个层次对电路 模型进行定义；（3）绝大多数流行的综合工具都支持VerilogHDL，编程风格简洁明了，高 效便捷；（4）所有的制造厂商提供用于Verilog HDL综合之后的逻辑仿真的元件库，使用 Verilog HDL进行设计，即可在更广泛的范围内选择委托制造的厂商。 3、Verilog HDL 中的数字可以出现哪些值？相应代表的是什么样的物理意义？ 答：（1）整数，x （不定值）和z （高阻值），负数， 4、Verilog HDL 中有哪几种数据类型？它们各代表什么意义？ 答：19种数据类型，具体为reg型、wire型、integer型、parameter型，large型、medium型、scalared 型、time型、small型、tri型、trio型、tri1型、triand型、trior型、trireg型、vectored型、wand 型、wor型 5、完成一个移位寄存器的设计，要求有同步清零功能。 答：// // shifter // Filename: shifter.v // module shifter(din,clk,clr,dout); input din,clk,clr; output [7:0]dout; reg [7:0]dout; always @(posedgeclk) begin if(clr)//清零 dout 8b0; else begin dout dout1;//左移一位 dout[0] din;//把输入信号放入寄存器的最低位 end end endmodule 6、Verilog HDL 的模型共有哪些类型 （级别）？ 答：系统级，算法级，寄存器传输级，门级，开关级 7、什么是综合？是否任何符合语法的Verilog HDL 程序都可以综合？ 答：所谓的逻辑综合其实质是设计流程的一个阶段，在此阶段中将较高级抽象层次的描述自 动地转换成较低层次描述。当前是综合器把HDL程序转换成标准的门级结构网表，而且只有 寄存器传输级和门级的HDL程序在符合特定综合器要求的风格，才可综合。 8、综合后生成的是不是真实的电路？若不是，还需要哪些步骤才能真正变为具体的电路？ 答：综合后生成的门级结构网表并不是真实的电路。真实具体的电路还需要利用ASIC和FPGA 制造商的布局布线工具根据综合后生成的门级结构网表来产生。 9、对同一条线，是否允许由多个连续赋值语句对它进行赋值？对一个寄存器变量，是否允 许在同一时刻有多个过程赋值语句对它进行赋值？ 答：（1）；（2）不允许，仿真时产生竞争冒险。 10. 综合实例设计一个简易计算器。 答：// //8位计算器 // moduleadder8_for( sum, cout, a, b, cin); output [7:0] sum; outputcout; input [7:0] a,b; inputcin; reg carry, cout; integerI; reg [7:0] sum; always @(a or b or cin or carry) carry cin;