基于FPGA的数字钟控制器设计1.doc

文 献 综 述 基于FPGA的数字钟控制器设计 专 业：电子信息科学与技术 摘要：本设计为一个多功能的数字钟，具有（1）时、分、秒计数显示功能，以24 小时循环计时；（2）设计千分频产生1HZ的时钟源；（3）具有清零、调节小时、分钟、整点报时和闹铃功能。 本设计采用EDA技术，利用硬件描述语言VHDL为系统逻辑描述手段设计文件，以Quartus II 软件为设计平台，进行基于FPGA的数字时钟电路的方案设计、程序设计输入、编译和仿真等操作。 该时钟由控制模块、数据译码模块、计时模块、数据译码模块、显示以及报时模块组成，在FPGA可编程逻辑器件上测试系统达到设计要求的各项功能。 关键词：数字时钟；EDA；VHDL；FPGA；可编程逻辑器件 Design of digital clock controller based on FPGA SHI Kai (Sichuan University of Science and Engineering, Zigong, China, 643000) Abstract: The design for a multi-functional digital clock, With (1), minutes, seconds count display, with 24 hour cycle time; (2) the design of thousands of frequency 1HZ clock source; (3) with clear, adjust hours, minutes, the whole point of time and alarm functions. This design uses the EDA technology, the use of hardware description language VHDL to describe design documents in the system logic, with Quartus II software,digital clock circuit FPGA design, program design input, compile and simulationbased on operation. The clock in the control module, data decoding module, timing module, data decoding module, display and broadcast module, programmable logic device test system to achieve the various functions of the design requirements in FPGA. Keywords: Digital clock; EDA; VHDL; FPGA; programmable logic device 目录 第1章 引言 1 1.1 选题背景 1 1.1.1 EDA技术的相关发展 2 1.1.2 课题研究的意义 3 1.2 毕业设计内容 5 1.3 本章小结 5 第二章 FPGA简介 6 2.1 FPGA概述 6 2.1.1 什么是可编程逻辑器件 6 2.1.2 工作原理 6 2.2 FPGA基本结构 7 2.3 FPGA系统设计流程 9 2.4 本章小结 10 第三章 数字钟的整体设计方案 11 3.1 数字钟的构成 11 3.2 数字钟的工作原理 12 3.3 本章小结 12 第四章 单元电路设计 13 4.1 计时模块 13 4.1.1 秒计数器模块 13 4.1.2 分计数器模块 14 4.1.3 时计数器模块 16 4.2 LED动态显示扫描模块 18 4.3 LED显示译码模块 20 第1章 引言 随着科学技术的发展进步，信息产品在日常生活中得到了广泛使用，而且产品的功能日益强大，复杂程度也越来越高，更新换代越来越快，现代电子产品有力的推动了社会生产力的发展和社会信息化程度的提高，尤其钟表的数字化给人们的生产生活带来了极大地便利，大大扩展了钟表原先只具有报时功能的缺点，研究数字时钟及扩大其应用，传统的时钟已不能满足人们的需要，所以研究数字化电子时钟有着非常重要的现实意义 选题背景 近年来，随着我国科技的不断发展，我国经济发展的支柱产业——电子产业获得长足发展，近年来各种电子产品琳琅满目，随处可见，随着电子产品的更新速度的加快，各种功能强大，款式新颖的电子产品不断问世。电子时钟便是这一发展趋势中的代表，各种功能的电子时钟应有尽有，且功能不断更新。数字钟已成为人们日常生活中必