2TIDSP系列及硬件结构.ppt

后面课程安排 DSP控制器硬件结构（框架、CPU、Memory配置） 寻址方式及指令系统 DSP开发工具的使用，DSP开发流程 片内外设（应用） 学生自愿选：F2812、C5000、C6000系列，做学习报告、实验均可、课后报名，以便准备实验系统。 本课件主要内容 补充数字运算基础 第2章TMS320C2??的CPU结构和存储器配置 2.1 TMS320C2xx系列DSP结构 2.2 C2??的总线结构 2.3 C2??系列CPU结构 2.4 C2??存储器和I/O空间 2.5 程序控制 介绍数字基础前先回顾一下TMS320 DSP 1.4 数字运算基础 定点DSP中数据表示方法 C24X是16位的定点DSP。一个16位的二进制数既可以表示一个整数，也可以表示一个小数。 或者将小数点可以放在任意位之后，有两种定标方法： Q表示法和S表示法 1.4 数字运算基础 数的定标 Q表示法：小数点放在i位之后称为Qi表示 i越大，表示的数值范围越小（绝对值小于215-i），但精度越高（小数精度为1/2i），最高位D15为符号位 转换 某数（x）转换为定点数(xq) Qi ：xq = int[x*2i]把小数点左移i位 将Qi表示的定点数(xq)转换为数据（x）：x = float [xq*2-i] 例如，数x=0.4，用Q15表示，则对应定点数为xq=int[0.4*215 ]=13107 DSP定点数算术运算 定点加/减法必须保证两个操作数的定标值一样。 如果两个数据的Q值不同，在保证数据准确性的前提下调整Q值使数据精度最高，即尽量将Q值小的数调整为与另一个数的Q一样大。 例如，|X|1 |Y|4 用Q13表示 定点数的乘法 两个16位定点数的乘法分以下几种情况： 小数乘小数（即数用Q15表示） Q15*Q15=Q30，两位符号位，左移一位 整数乘整数（即数用Q0表示法） Q0*Q0=Q0 混合表示法（操作数采用Q0与Q15之间的表示法） 非线性运算 库函数math.h、查表法和混合法 浮点数的表示方法 在定点运算中，小数点是在一个特定的固定位置。但是表示的操作数的动态范围要受到限制。使用浮点数，可以避免这个困难。用定点处理器进行浮点运算效益比较低。 一个浮点数由尾数m、基数b和指数e三部分组成。即： 下图举例说明了IEEE标准里的浮点数表示方法。这个格式用带符号的表示方法来表示尾数，指数含有127的偏移。在一个32-bit表示的浮点数中，第一位是符号位，记为S。接下来的8-bit表示指数，然后的23-bit表示尾数的绝对值，考虑到最高一位是符号位，它也应归于尾数的范围，所以尾数一共有24-bit： 1 8 23 第2章TMS320C2??的CPU结构和存储器配置 2.1 TMS320C2xx系列DSP结构1、结构2和结构3 主要的功能单元：′2??DSP的CPU（或称为DSP内核）、内部存储器和外围设备。所有‘C2??系列产品（‘C24? ‘C20? ‘C240?）都具有相同的CPU（DSP Core） 。 ‘C24?将高性能的DSP内核和丰富的微控制器外设功能集成于单片中 本书主要介绍X240,引脚图 学习阶段由表到内剖析（由框架到细节）； 使用时回到表面（引脚图或结构图） 2.2 C2??的总线结构 2.3 C2??系列CPU结构 定标移位器 作移位、bit提取、扩展算术运算和溢出防止运算，C2??有3个32-bit的移位器： 输入数据定标移位器（输入移位器）。该移位器将输入的数据左移最多16-bit，作为CALU的32- bit输入的数据 输出数据定标移位器（输出移位器）。该移位器将累加器里的结果输出到数据存储器之前左移0到7-bit。累加器里的数据保持不变。 乘积定标移位器（乘积移位器）。乘积寄存器（PREG）存储乘法器的输出，而乘积移位器对其移位，有4种移位模式（不移位、左移1-bit、左移4-bit 、右移6-bit）。例如，Q15×Q15＝Q30 ，指令中可以直接用左移一位，得到Q31。 2.4 C2??存储器和I/O空间 一、存储器概述 ‘C2??的存储器分为4个单独可选择的空间：64K字的程序空间、64K字的本地数据空间、32K字的全局数据空间和64K字的I/O空间。这些空间构成了224K字的地址范围 。 配置图 由于总线工作是独立的，所以可以同时访问程序和数据空间，在一个给定的机器周期内，CALU可执行多达3次的并行存储器操作。 所有的‘C2??器件内部都包括288个字的用于存储数据的