7-并行I+O接口.ppt

第7章 输入/输出 §7-1 概述－输入/输出的基本概念 一、什么叫I/O接口 二、I/O接口的基本功能： ⑴ 对输入输出数据进行缓冲和锁存（速度匹配） 输出接口:锁存环节；输入接口:缓冲（三态）环节 ⑵ 对信号的形式和数据的格式进行变换 串-并转换、A/D、D/A转换 电平转换：电平幅值或正/负逻辑转换。 ⑶ 对I/O 端口进行寻址 ⑷ 与CPU和I/O设备进行联络 三、 I/O接口的典型结构（CPU与外设之间需传送的信息） 四、I/O端口的编址方式 1、统一编址： 存储器与I/O统一编址， I/O接口共用存储器的地址空间，每个I/O端口视为一个存储单元，无专用I/O指令。 2、独立编址： 有专用I/O控制信号和I/O指令。I/O接口独立编址，不占用存储器的地址空间。端口寻址是通过地址总线，经过地址译码器确定地址的方式。 五、微机与外设的数据传送方式 （2）条件（查询式）传送方式 ?CPU需要先了解（查询）外设的工作状态， 然后在外设可以交换信息的情况下（就绪） 实现数据输入或输出。 ?对多个外设的情况，则CPU按一定顺序依次查询（轮询），先查询的外设将优先进行数据交换。 ?查询传送的特点是：工作可靠，适用面宽， 但传送效率低。 当外设准备就绪，向CPU发出中断请求信号。CPU暂停当前程序，执行I/O操作。当I/O操作结束，CPU仍继续被中断的工作。 用于计算机与高速外设进行大批量数据交换，由DMA控制器接管总线控制权，RAM与外设之间直接数据传输，不需CPU的介入。 §7-2 MCS-51的并行I/O口 并行通信 n 位数据同时传送，是最基本的信息交换方法，完成这种传送的接口称为并行接口。 适合于外部设备与微机之间进行近距离、大量和快速的信息交换。例如：微机与并行接口打印机、磁盘驱动器 数据输出、输入指令 用TTL芯片扩展并行I/O口 § 7-3 可编程并行通信接口芯片8255A 一、8255A的结构和外引脚 1、结构 2、外引脚（40脚） 说明： （1）控制线(与处理器接口) RD：读信号（CPU 8255A的数据） WR：写信号（CPU 8255A的数据或控制字） RESET：复位信号（清内部寄存器，A、B、C口为输入方式）。 （2）寻址线 CS： 片选信号（访问8255A时，该线有效） A1A0：端口选择信号 8031与8255A之间没有状态信导线或中断请求信号线相连，因此，只能 选择8255A的工作方式0。这种CPD与I/O口之间的数据为无条件传送方式，只相当于 单片机系统扩展了I／O口的数量。 2 1 D Q CK /Q 读引脚 =0 读锁存器 写锁存器 内部总线 地址高8位 控制=1 引脚P2.X 0 1 导通 3 内部上拉电阻 0 =0 Vcc =0 控制=1 时，此脚作高8位地址A8—A15输出口：当输出 =0 时 51单片微机的P2口 P2.0—P2.7: 双向I/O （内置了上拉电阻） 寻址外部存储器时输出高8位地址；不接外部存储器时可作为8位准双向I/O口使用。 51单片微机的P3口 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入 4 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 （WR，RD，TxD） 引脚 P3.X 3 内部上拉电阻 Vcc 4 第二功能输出时，内部自动 D=1 1 1 1 反相器 51单片微机的P3口 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 此端自动＝1 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入（RxD，T0，T1，INT0，INT1） 4 第二功能输入时，信号经缓冲器4 直接进入内总线 1 1 1 0 截止 51单片微机的P3口 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 P3口第二功能表 RD: 读外设控制信号输出端 P3.7 WR: 写外设控制信号输出端 P3.6 T1: 外部计数脉冲输入端 1 P3.5 T0: 外部计数脉