717-高等计算机系统结构.ppt

复习: 先进超标量技术 简单的转移预测技术也会有不错的效果 基于路径（Path-based）的预测器可取得95%的正确率 BTB可以在流水线的前期就改变控制流, BHT的每个表项成本小，但需要等到指令译码 转移错误预测的恢复需要使用流水线的快照（snapshots）以减少损失 统一物理寄存器堆的设计，可以避免从不同地方 (ROB+arch regfile)读取数据 超标量处理器可以在一个时钟周期对多条相关指令进行重命名 需要采用推测式存储缓冲器（speculative store buffer）来避免等待存储操作的确认 复习: 转移预测和推测式执行 超标量处理器控制逻辑的可扩展性 每条被发射的指令都必须检查与W*L条指令间的关系，即硬件的增长? W*(W*L) 对于按序机器，L与流水线延迟相关 对于乱序机器, L还包括指令缓冲器消耗的时间（指令窗口 或 ROB) 随着W的增加，需要更大的指令窗口来找都维持机器忙碌所需的指令级并行性 = L变得更大 = 乱序控制逻辑的复杂程度增长速度大于 W2 (~W3) 乱序控制的复杂度:MIPS R10000 串行ISA的瓶颈 VLIW: Very Long Instruction Word Multiple operations packed into one instruction Each operation slot is for a fixed function Constant operation latencies are specified Architecture requires guarantee of: Parallelism within an instruction = no x-operation RAW check No data use before data ready = no data interlocks VLIW 编译器的职责 编译器: 调度成最大并行执行 确保指令内的并行性 避免数据冒险(无互锁) 通常用显式的NOP指令来分隔实际操作 早期VLIW机器 FPS AP120B (1976) scientific attached array processor first commercial wide instruction machine hand-coded vector math libraries using software pipelining and loop unrolling Multiflow Trace (1987) commercialization of ideas from Fisher’s Yale group including “trace scheduling” available in configurations with 7, 14, or 28 operations/instruction 28 operations packed into a 1024-bit instruction word Cydrome Cydra-5 (1987) 7 operations encoded in 256-bit instruction word rotating register file 循环的执行 How many FP ops/cycle? 循环展开（Loop Unrolling） 循环展开后代码的调度 软件流水（Software Pipelining） How many FLOPS/cycle? 软件流水与循环展开 如果没有循环，怎么办? 转移指令限制了控制流敏感的非规则代码中基本块的大小 很难从单独的基本块中发现ILP 踪迹调度（Trace Scheduling） [ Fisher,Ellis] Pick string of basic blocks, a trace, that represents most frequent branch path Use profiling feedback or compiler heuristics to find common branch paths Schedule whole “trace” at once Add fixup code to cope with branches jumping out of trace “典型” VLIW的问题 目标代码的兼容性 需要针对每种机器重新编译所有代码，甚至对于同一代中的两种不同机器也需要如此 目标代码的大小 指令填充浪费指令存取空间（存储器/cache） 循环展开/软件流水将复制代码 需要调度访存延迟可变的操作 caches 和/或 主存块的冲突可能产生静态时刻不可预知的变化 确认转移