- 1、本文档共44页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ch2 门级建模
门延迟 门延迟大致可以分为三种类型:上升延迟 rise delay、下降延迟fall delay、关断延迟turn off delay; 用户可以使用三种不同的方法来说明门的延迟,如果用户指定了一个延迟值,那么对所有的类型的延迟都是用这个延迟值; 如果指定了两个延迟值,则它们分别代表上升延迟和下降延迟,两者中较小者为关断延迟; 如果指定用户指定了三个延迟值,则它们分别代表上升延迟、下降延迟和关断延迟; 上升延迟 下降延迟 关断延迟 Turn off delay refers to a transition to the high impedance (z) from any other value. 关断延迟是指门的输出从0,1,x变化为高阻抗Z所需要的时间; Transition to the unknown value is assigned the minimum delay out of the three delays listed above. The numberof delay valued specified for a gate determine the types of the delays: a single delay value applies to all output value transitions, two values refer to rise and fall delay, and three values represent rise, fall, and turn off delays, respectively. 门级延迟语法 // 以上三种延迟都等于delay_time所定义的延迟时间; and #(delay_time) a1(out, i1, i2); //define the rise delay and fall delay, 关断延迟取两者中较小的一个 and #(rise_value, fall_value) a2(out, i1, i2); //说明了上升延迟、下降延迟和关断延迟 buffif0 #(rise_value, fall_value, turnoff_value) b1(out, in, control); 门级延迟语法 //Delay for all transition; or #(5) OrGate(out1, InA, InB); //rise_delay=5, fall_delay=5, turnoff_delay=5 and #(7) AndGate (Out2, InA, InB); //rise_delay=5, fall_delay=5, turnoff_delay=5 //Rise and fall delay specification: nand #(4,5) NandGate (Out3, InA, InB); //rise_delay=4, fall_delay=5, turnoff_delay=min(4,5)=4 //Rise, fall and turn-off delay specificaiton: bufif1 #(4,5,6) BufGate (Out4, InA, Sel); //rise_delay=4, fall_delay=5, turnoff_delay=6 延迟的最大、最小和典型值 对于以上三种类型的延迟,可以为其指定最小值、典型值、最大值; 用户可以在仿真开始时指定使用哪一种延迟值(最小值、典型值、最大值); 三种延迟值定义为: 最小值 典型值 最大值 ModelSim中延迟值设定 带延迟的RS触发器 module SR_latch(Q, Qbar, Sbar, Rbar); output Q, Qbar; input Sbar,Rbar; //缺省情况下为wire类型 //上升延迟、下降延迟和关断延迟都 取作5000 nand #(5000) n1(Q, Sbar, Qbar); nand #5000 n2(Qbar, Rbar, Q); endmodule ModelSim不支持三个延迟值 module SR_latch(Q, Qbar, Sbar, Rbar); output Q, Qbar; input Sbar,Rbar; //缺省情况下为wire类型 wire o, i1, i2; wire i,c; nand #(5,6,7) n1(Q, Sbar, Qbar); nand #(5,2,5) n2(Qbar, Rbar, Q); and #1 and_gate (o, i1, i2); or #(5,1,8) or_gate
文档评论(0)