chap5_1微机原理与接口技术.ppt

第5章 存储器 5.1 存储器概述 一、 半导体存储器分类 一、半导体存储器分类 二、半导体存储器主要指标 1.半导体存储器的存储容量 存储器容量（集成度）：指每一个存储芯片或模块能够存储的二进制位数。常用单位有字节B（Byte）、KB、MB、GB和TB等。 存储器容量V=单元数（ 2m ）×数据位数（n） 其中m为地址线数，n为数据线数。 例如： V=1024*4=1K*4=4096位，2m =1K， 则m=10,即地址线A9~A0（10条）; n=4,即数据线I/O3~I/O0（4条）。 2.最大存取时间（存取周期） 存取一次数据所需的最长时间。 3.其它指标 可靠性：一般指存储器对电磁场的抗干扰性和对温度变化的抗干扰性。目前的LIS电路，其可靠性较高，但对CMOS电路，要注意静电击穿问题。 功耗：又可分为“维持功耗”和“操作功耗” 通常，设法降低维持功耗。 5.2 随机存取存储器RAM 5.2 随机存取存储器RAM　一、基本存储电路 SRAM基本存储电路 其中T1、T2为控制管，T3、T4为负载管。这个电路具有两个不同的稳态：若T1截止，则A=“1”（高电平），它使T2导通，于是B=“0”（低电平）。而B=“0”又保证了T1截止，所以这种状态是稳定的。 因此，可以用这两种不同的状态分别表示“1”或“0”。 SRAM基本存储电路 T5、T6是受X行地址选择信号控制的开关管。由T1～T6就构成一个6管静态MOS基本存贮电路。而T7、T8是受Y列地址选择信号控制的开关管，并非每个存贮电路都有。而是同一列所有的基本存贮电路所共有的。 当行线X和列线Y都为高电平时，开关管T5、T6、T7、T8 都导通，该存贮电路被选中，于是便可对它进行读或写操作。 SRAM基本存贮电路 2、读操作：设在图中，T1导通，T2截止，则A=“0”，B=“1”时存贮电路存有信息“1”。当X行地址选择有效时，T5、T6导通；Y列地址选择有效时，T7、T8导通，当加上读控制信号后，门C导通。于是，B点的“1”经过T6、T8 读至数据线上（读“0”的过程亦是如此）。读出以后， T5、T6、T7、T8 截止，触发器状态保持不变。因此，这种读出称为非破坏性读出。 SRAM基本存贮电路 3、写操作：在X、Y地址选择有效（T5～T8导通）时，当加上写控制信号后，数据线上的信息分别通过门A和门B，经T5～T8写入触发器，使触发器置成相应的状态。如写入“0”，则数据线上置“0”，左边经门A反相后为“1”，右边经门B 分别经T7、T5和T8、T6，使B点为“0”，即A点为“1”，T1管截止，T2管导通；写入“0”与写入“1”的过程相同，只是A点“0”，B点为“1”罢了。 二） 单管动态存贮电路 目前生产的动态存贮器芯片大都为若干个单管动态存贮电路所构成。单管动态存贮电路是由一个管子T和一个电容Cg组成，如右图所示数据以电荷形式直接存贮在电容Cg上，T做为开关管。 写入：使字选线为“1”，T管导通，数据线D信息经T存入电容Cg，（即写“1”时， Cg被充电至高电平；写“0”， Cg上电荷经T放至低电平）。 单管动态存贮电路 通常，由于面积的限制，Cg不可能做得很大，一般都比数据线上的分布电容CD小，故在位线上只能得到微弱的的读出信号，即“1”，“0”在数据线上电平相差不大，因此，必须采用有高鉴别能力的读出放大器配合工作。同时由于Cg小于CD，所以每次读出后， Cg上电荷消失（即存贮内容被破坏）。要保存原有信息，必须在读出后进行“再生”（重写）操作。这些都使得外围电路变得更加复杂。 二、 RAM的基本结构 　　一个基本存贮电路可用来表示一位二进制数，若干个能够存放二进制信息的基本存贮电路的集合构成一个存贮体，或称为存贮矩阵。 　　　目前微机中通常使用N*8位（N字节）的存贮器。故需N*8个基本存贮器电路，RAM的基本结构如图。 一 ） 存贮体： 几个基本电路通常排列成矩阵型。（二维或三维） 如1024个电路→32*32*1位（二维） 也可构成3维如32*32*8位 　为了区别不同存贮单元，我们对其进行编号，这就是地址。再通过地址寄存器和地址译码来选择相应单元。为了提高负载能力而设计了驱动电路等。所以构成一个存贮器，除了存贮体外，还需外围电路。 存储体结构 存储体结构 二） 外围电路 1 地址译码器及驱动电路。 通常，为了减少译码器的线数而将地址译码器一分为二即X、Y地址译码（双译码），产生行、列地址译码。 通常，地址线译码容量N与地址输入线数i的关系为对数，即 i=log2N（N=2i) 如4096单元，需地址输入线i=log24096=12。 对于8086/808