EDA硬件描述语言VHDL专题.ppt

练习：用D触发器构成4位移位寄存器，用生成语句 进行设计。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY shifter IS PORT( din,clk: IN std_logic; dout: OUT std_logic); END shifter; ARCHITECTURE a OF shifter IS COMPONENT dff PORT (D，clk: IN std_logic; Q: OUT std_logic); END COMPONENT; SIGNAL d: std_logic _vector (0 TO 4); BEGIN d(0)=din; G:For i IN 0 TO 3 GENERATE U:dff PORT MAP (d(i),clk,d(i+1)); END GENERATE G; dout=d(4); END a; 生成4个相同的D触发器 This is the end of VHDL! Thank you! 例： architecture abc of example is signal c :STD_LOGIC; begin PROCESS(a,b) begin a=‘1’; b=‘1’; c=a and b after 10 ns; end process; end abc; 注意信号定义的位置 6、变量赋值语句 格式： 变量:=表达式； 注意： 变量是局部量，只能在所定义的进程、过程、和函数中使用。 变量赋值是立即发生，不能加延时。 在进程中描述逻辑关系及算法时最好使用变量，以避免出错。 进程结束时，变量的结果只能由信号带出。 例： architecture abc of example is begin PROCESS(a,b) variable tmp:std_logic; begin tmp:=a and b; out=tmp; end process; end abc; 注意变量定义的位置 二、并行语句 并行语句与一般软件程序的最大区别就是在结构体中的执行都是同时进行的，即它们的执行顺序与语法的书写顺序无关。这种并行性是由硬件本身的并行性决定的，一旦电路接通电源，各部分就会按照事先设计好的方案同时工作。 并行语句主要有进程语句（PROCESS）、块语句（ BLOCK ）、并行信号赋值语句、生成语句（ GENERATE ）、元件例化语句。 1. 进程语句 进程语句是一段复合语句，由一段程序构成，各个进程之间是并行进行的，而进程的内部语句都是顺序执行的。一个结构体中可以包括多个进程语句，多个进程之间依靠信号（SIGNAL）来传递。 进程语句 PROCESS1 PROCESSn signal signal ARCHITECTURE 一个结构体可以有多个进程语句 进程和进程之间是并行的 进程和进程之间的数据交换通过信号完成 进程内部是顺序语句 进程语句的格式如下： [标号:]PROCESS（敏感信号表） [说明语句]；---------定义一些局部变量 BEGIN [顺序语句]； END PROCESS [标号：] ； 敏感信号表 进程赖以启动的敏感表。对于表中列出的任何信号的改变，都将启动进程，执行进程内相应顺序语句. 一些VHDL综合器，综合后对应进程的硬件系统对进程中的所有输入的信号都是敏感的，不论在源程序的进程中是否把所有的信号都列人敏感表中. 为了使软件仿真与综合后的硬件仿真对应起来，应当将进程中的所有输入信号都列入敏感表中. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY if_case IS PORT ( a, b, c, d : IN Std_Logic; sel : IN Std_Logic_Vector(1 downto 0); y,z: OUT Std_Logic); END if_case; ARCHITECTURE logic OF if_case IS BEGIN if_label: PROCESS(a, b, c, d, sel) BEGIN IF sel=00 THEN y = a; ELSIF sel=01 THEN y = b; ELSIF sel=10 THEN y =