[信息与通信]VHDL及其应用.pdf

件描述语言VHDL及其应用 哈工大微电子中心 哈尔滨工业大学微电子中心 一、目的 1. 了解目前电子设计系统方法及流程 2. 了解/掌握综合与验证工具 3. 能用VHDL设计复杂功能电路 二、内容 1. 高层次设计概述 2. 如何写优化的VHDL代码 3. examples 4. SoC设计方法学 5. 设计工具使用 三、如何学习本课程 带着实际课题学习，多提问题， 起分析、讨论 、高层次设计概述 1. EDA工具发展 2. 设计方法 3. 深亚微米设计问题 4. 测试综合（可测性设计） 5. Top-down设计流程 6. 硬件描述语言 7. 综合 8. VHDL设计小结 1.1 EDA工具发展 年代 名称 硬件 特征 70 s CAD 16位小 图型编辑，设 型机 计规则检查 80 s CAE 32位工 LVS工具 作站 90 s EDA 32位工 逻辑/行为综合 作站 工具 Now SoC ? 32位工 物理综合工具， 作站 IP复用技术 1.1 EDA工具发展（Cont. ） CAD: 逻辑图输入、逻辑模拟、电路模拟、版图设计和 版图验证分别进 ，需要对两者结果进 多次比较、修 改。设计规模较小 CAE: 集逻辑图输入、逻辑模拟、测试码生成、电路模 拟、版图设计、版图验证等工具 体，构成 个较完整 的IC设计系统 EDA: HDL取代逻辑输入，逻辑网表由综合工具自动产 生，可管理性增强，易于维护和数据交换 SoC: 采用深亚微米工艺生产技术，基于平台设计和IP 复用技术，时序收敛性为首要目标 1.2 设计方法 ÿ 自底向上设计方法（Bottom-up）: 系统功能划分 单 元设计 功能模块设计 子系统设计 系统总成 ÿ 自顶向下设计方法（Top-down ）:系统行为设计 结 构设计 逻辑设计 电路设计 版图设计 ÿ 基于平台设计方法（Platform-based ）: SoC设计普遍 采用的方法，SoC平台和IP—Intellectual Property ÿ 其它设计: 嵌入式设计方法，层次式设计方法等 1.3 深亚微米设计问题 ÿ连线延时 综合优化工具 ÿ时序模型 ÿ器件模型 SDF PDEF ÿ信号完整性 布图规划工具 ÿ电磁干 ÿ功耗 SDF—标准数据格式 ÿ设计工具 PDEF—物理设计交换格式 1.4 测试综合 目的： 内容： ÿ集成电路的测试简单化