[信息与通信]数字电路基础 ch10.ppt

fr为标准时钟频率，Tr=1/fr； fo为输出波形频率，To=1/fo; Pw为相位增量系数，这个值给出的是相位变化的速度。 如果累加器的位数是N位，则2π/2N rad就是最小的相位增量。于是对应的相位增量是Pw×２π/2N rad。完成一周正弦波输出需要经过2π/(Pw×2π/2N)个标准时钟周期，可以得出输出波形的周期为 或 根据上述分析可知，相位增量系数Pw越小，波形的失真度越小，输出波形的频率fo越低，最低时的输出频率： 同样，相位增量系数Pw越大，波形的失真度越高，输出波形的频率fo越大，最大的输出频率： 2. 波形产生器设计中应考虑的几个问题 1) D/A转换器指标 任意波形发生器的特性很大程度上取决于D/A转换器的性能。主要性能指标是D/A的转换速度和分辨率(位数)。通常，高速D/A的分辨率较低。目前常采用 8 位、10 位和12位的D/A转换器。 8位D/A的分辨率有28=256个离散电压等级，而 12 位D/A分辨率有 212=4096 个电压等级。D/A位数越多，分辨率越高， 再现的波形量化误差就小，从而波形的失真度小。因此， 选择什么样的分辨率可根据失真度要求来考虑。 2) 分频器 分频器主要用于改变地址计数器的时钟频率。一般设计波形发生器要考虑产生的波形频率可在一定范围内变化，如低频信号的频率范围一般为1Hz~1MHz。为了达到最高信号频率的要求，振荡器的频率要有最高信号频率的几十倍。 如果不对振荡器产生的时钟信号进行分频，要得到最低信号频率1Hz时，就要求有很大的波形数据存储空间，并且改变一次波形频率fo就要改变一次波形存储点数，这样设计出来的任意波形发生器灵活性就差。 如果采用可编程分频器，通过控制分频系数来控制地址计数器的时钟频率fr的变化，而存储点数M不变，则波形频率就只随fr的变化而变化这样就方便了。 3) 波形存储器的选择 存储器的选择可根据波形产生的功能要求， 选择随机存储器(RAM)或只读存储器(EPROM)。 (1) RAM存储器 使用RAM存储器时，设计者可通过计算机编程及I/O接口电路对RAM进行波形存储，实现任意波形和函数发生器。 甚至可以通过键盘输入方程式或从显示器扫描曲线产生较复杂的波形。  RAM存储方式可通过计算机改变波形点数和分频系数两个参数来改变波形频率。RAM存储器与计算机实现波形发生器的原理框图如图 10-12 所示。 图 10-12 计算机控制实现波形发生器的原理框图 (2) EPROM存储器 如果设计的波形发生器只要求产生几种确定的波形时， 可预先利用EPROM编程器写好各种波形的数据表， 然后通过计数器查表产生波形。EPROM存储的波形数据不能改变，因此信号频率的改变靠改变分频系数来实现。EPROM存储方式的波形产生器电路结构简单，成本低， 容易实现。 3. 任意波形产生器实现电路 1) 波形数据存储表 波形发生器产生的各种波形数据存储在存储器内，电路中的存储器选用2764EPROM，存储容量为8K×8。本设计电路的存储器只存入了四种波形的数据表，每一种波形用1 K个存储单元存储一个周期，共用4K个内存，其余4K个可供扩展波形种类使用。四种波形的数据表地址和对应的存储单元内容如表 10-1 所示。从表可看出每一种波形的高三位地址A12A11A10不变，只有A9~A0十位地址从全0变到全1。 表 10-1 四种波形的数据表地址及对应的存储单元内容 2) 地址计数器电路 地址计数器由D4、D5、D6三块74161构成最大模值为 1024 的计数器。地址计数器从全 0 计到全 1，可循环产生 1K个地址。对 4 K 个波形寻址时EPROM的A12可直接接地， 只要用开关S1、 S2选择A11A10从00到11，就可实现四种波形的选择输出。 图 11-13 波形发生器电路 * 第10章 数字系统设计实例 第10章 数字系统设计实例 10.1 数字系统设计的描述方法 10.2 数字系统设计实例 10.1 数字系统设计的描述方法 10.1.1 方框图 ① 提高了系统结构的可读性和清晰度。 ② 容易进行结构化系统设计。 ③ 便于对系统进行修改和补充。 ④ 为设计者和用户之间提供了交流的手段和基础 方框图描述法是在矩形框内用文字、表达式、符号或图形来表示