[信息与通信]毕业设计说明书--锁相式数字频率合成器.doc

前言 现代频率合成技术正朝着高性能、小型化的方向发展。应用最为广泛的是锁相式数字频率合成器（PLL）和直接数字频率合成器（DDS）。 早期的频率合成器主要由分立元器件来实现。80年代以来，，，DDS与锁相式混合的频率合成器已经实现单片集成。在有些场合，DDS 芯片在控制方式、转化速度等方面往往与系统的要求差距很大，EDA（） DDS 的ASIC。另一种方法是用DSP 芯片来实现基于某种算法的DDS。用这种方法可以产生比采用正弦查表法更多的频率，DSP 芯片为核心的硬件设计，，，K Hz基准源产生1K Hz-1MHz的稳定信号，步进频率为1KHz，在合成频率范围内输出频率可以自由选择。在仔细研究频率合成理论的基础上，制定适于实验室工作环境的频率合成方案，完成环路的设计，选择合适的集成锁相环芯片。在此基础上设计电路原理图，制作电路板，进行电路调试及测试数据分析，实现频率合成的功能摘 要 1 一 概述 3 1.1 引言 3 1.2 频率合成技术的分类 3 1.2.1 直接模拟式频率合成器 3 1.2.2 锁相式频率合成技术 3 1.2.3 直接数字频率合成技术 4 1.2.4 混合式频率合成技术 5 1.3 频率合成技术的新进展 5 1.4 本文主要研究内容 6 二 锁相环基本原理 7 2.1 引言 7 2.2 锁相环路的工作过程 7 2.3 锁相环路的组成 8 2.3.1鉴相器 8 2.3.2 环路滤波器 9 2.3.3 压控振荡器 11 三 系统的方案论证及选择 13 3.1 系统需求 13 3.2 方案设计 13 3.3 方案的比较与选择 15 3.4 方案阐述与论证 15 四 开发环境简介 16 4.1引言 16 4.2 Protel 99SE简介 16 五 锁相环路模块设计 19 5.1 引言 19 5.2 CD4046集成电路锁相环 19 5.3 环路低通滤波器 23 5.4 锁相环路模块 23 六 N分频模块设计 25 6.1引言 25 6.2 MC14522芯片功能与应用 25 6.2.1可预置数的二—十进制1/N计数器MC14522 25 6.2.2 MC14522的工作过程 26 6.3 N分频模块 27 七 基准信号源模块设计 28 7.1 引言 28 7.2 555定时器 28 7.3 555定时器构成的多谐振荡器 29 7.4 模块设计 31 八 电路保护模块 32 8.1引言 32 8.2模块设计 32 九 系统制板与性能分析 33 9.1引言 33 9.2系统制板 33 9.2.1 电路板结构布局 33 9.2.2 元器件插接 34 9.3 系统调试 36 9.3.1调试步骤 36 9.3.2调试中的注意事项 37 9.3.3调试中常见的故障与处理 38 9.3.4系统模块测试 39 9.3.5 调试整体电路 39 9.4故障原因分析 39 9.5性能分析 40 9.5.1 锁相式数字频率合成器测试结果 40 9.5.2 性能分析 40 9.5.3 电路改进方法 40 十 结束语 42 参考文献 43 附录Ⅰ外文文献原文、译文 附录Ⅱ 锁相式数字频率合成器电路原理图 附录Ⅲ面包板实物图与系统测试 附录Ⅳ元器件清单 致谢 摘 要 现代频率合成技术正朝着高性能、小型化的方向发展。应用最为广泛的是锁相式数字频率合成器（PLL）和直接数字频率合成器（DDS）。 本文提出并实现了基于锁相技术的频率合成器，并详细介绍了锁相式频率合成器的理论及应用。文中首先介绍了技术原理,通过比较各种方案选定本系统技术方案。接着利用Protel开发工具进行锁相式数字频率合成器的模块设计。该模块实现的功能是完成1kHz—999kHz的频率合成。 在设计方案的基础上，完成了电路板的制作与调试，对测试结果进行了分析，完成了频率合成的功能。 关键词 频率合成 锁相环 压控振荡器 鉴相器 环路滤波 ABSTRACT The development trend of modern frequency synthesizer is high performance and miniaturization，phase locked loop（PLL）frequency synthesizer and direct digital frequency synthesizer（DDS）are used widely. The frequency synthesizer based on phase locked is studied in this paper. More introduced the theory and application of PLL frequency synthesizer. The paper firstly int