[信息与通信]轻松学会DSP——第2章 硬件结构.ppt

第二章 TMS320C54X DPS  硬件结构 C54x结构特点 总线结构 CPU 存储器 片上外围电路和外部总线 一、TMS320C54X硬件结构 二、‘C54x DSP的组成及总线结构 1. DSP的组成框图 2. ‘C54xDSP的总线结构 ‘C54xDSP的总线结构 ‘C54xDSP的总线结构 ‘C54xDSP的总线结构 表: 各种读/写方法用到的总线 三、‘C54x DSP的中央处理单元 1. 算术逻辑运算单元(ALU) 算术逻辑运算单元(ALU) 算术逻辑运算单元(ALU) 2. 累加器A和B 3. 桶形移位器 桶形移位器 桶形移位器的移位控制 桶形移位器应用举例 桶形移位器的任务 4. 乘法器/加法器 乘法器/加法器特点 乘法器/加法器与一个40-bit的累加器在一个单指令周期里完成17x17-bit的二进制补码运算。乘法器/加法器单元由以下部分组成：乘法器，加法器，带符号/无符号输入控制，小数控制，零检测器，舍入器（二进制补码），溢出/饱和逻辑和暂存器（TREG）。 乘法器有两个输入：一个是从TREG，数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择。 另外，乘法器和ALU在一个指令周期里共同执行乘/累加（MAC）运算和并行的ALU运算。 5. 比较、选择、存储单元 比较、选择、存储单元特点 比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较，即选择累加器中较大的字并存储在数据存储器中，改变状态寄存器ST0中的测试/控制位和传送寄存器（TRN）的值。同时，CSSU利用优化的片内硬件促进Viterbi型蝶形运算. 6.指数编码器 7 . CPU状态和控制寄存器 状态寄存器0（ST0） 状态寄存器ST0各状态位的功能(1) 状态寄存器ST0各状态位的功能(2) 状态寄存器ST0各状态位的功能(3) 状态寄存器1（ST1） 状态寄存器ST1各状态位的功能(1) 状态寄存器ST1各状态位的功能(2) 状态寄存器ST1各状态位的功能(3) 状态寄存器ST1各状态位的功能(4) 寄存器PMST各状态位的功能(1) 寄存器PMST各状态位的功能(2) 寄存器PMST各状态位的功能(3) 寄存器PMST各状态位的功能(4) 四、 存储器 存储空间分为程序空间，数据空间，I/O空间 存储器有ROM和RAM，其中，RAM又可以分为SARAM和DARAM single-access RAM 单访问RAM double-access RAM 双访问RAM 存储器功能 程序空间包含执行指令和常量数据表 数据空间用于存放指令的操作数 I/O空间用于存储器映射外设和存放数据 存储器 ‘C54ｘ存储空间（至少192K字）： 至少64K字程序存储空间 64K字数据存储空间 64K字I/O空间 ‘C5402的程序存储空间可扩展到1M字 表: TMS320C5402 片内程序和数据存储器 1. 存储器的配置 2. 程序存储器 C5402的外部程序存储器可寻址1M字 片内ROM、DARAM都可以映象为程序存储器 当PAGEN（程序地址生成器）发出的地址处片上内存储器地址范围地址以外时，CPU将自动对外部寻址 ‘C54ｘ片内2K字ROM（F800h~FFFFｈ）中的内容(ＴI公司定义) 自举加载程序，可从串行口、外部存储器、I/O口、或者主机接口自举加载。 256字μ律压扩表。 256字A律压扩表。 256字正弦函数值查找表。 中断向量表。 3. 数据存储器 ‘C54ｘ数据存储器容量64K字 片内数据存储器：SRAM，DARAM 通过软件，片内ROM可以映象为数据存储器空间 当CPU发出的地址落在片上存储器范围外部时，将自动地对外部存储器空间寻址 片内RAM前1K配置图 表：存储器映象CPU寄存器 数据空间分页机制原理 4.I/O存储器 五 TMS320C54x片内外设简介 1．通用I/O引脚 2．定时器 3．时钟发生器 4．主机接口（HPI） 5．串行口 6．软件可编程等待状态控制 7．可编程分区转换逻辑 1 等待状态控制 目的是DSP访问低速外部存储器时，自动插入等待周期 软件等待状态寄存器(SWWSR)，是存储器映射寄存器，位于数据空间0028h 软件等待状态控制寄存器（SWCR），是存储器映射寄存器，位于数据空间002Bh 可编程块切换逻辑控制寄存器（BSCR）是存储器映射寄存器，位于数据空间0029h 软件等待状态寄存器(SWWSR) 目的：与慢速存储器或I/O设备接口 产生等待状态的两种方法： （1） 软件可编程等待状态发生器 最多可使外部总线周期延长7个T （2） 软件和硬件混合产生等待状态