Quartus-II使用教程---图形输入.pptVIP

* 1、建立波形矢量文件（左图）； 2、添加引脚节点 * 添加引脚节点（续） 在Filter下选择“Pins：unassigned”，再单击“List”，列出引脚端口 ” 在Nodes Found下方的列表下选择所列出的端口，将其拖放到波形文件的引脚编辑区 * 3、设置仿真时间长度 默认为1us，这里将其设置为100us * 4、设置仿真时间周期 默认为10ns，由于竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，影响仿真结果 因此，这里设置为500ns * 5、编辑输入端口信号 信号赋值 窗口缩放（左键放大，右键缩小） 已编辑好的波形 * 6、启动时序仿真 分析波形可见，与74LS138功能真值表一致，结果正确 * 实验七、基于Quartus II的原理图输入数字电路设计 本部分实验内容为新内容，操作步骤较多，为保证实验项目进行完毕，请同学们务必提前做好预习准备 预习要求 1.从实验中心网站下载软件 2.按照ppt所示，操作使用，仿真数字逻辑器件功能 * 第一部分：实验要求 通过本次实验，引导学生以EDA设计的手段来设计数字逻辑电路； 认识可编程逻辑器件(PLD)； 掌握QuartusII集成开发环境软件。 * 一、实验目的 1. 学习EDA集成工具软件Quartus II的使用； 2. 学会基于PLD的EDA设计流程； 3. 学会使用原理图设计小型数字电路； 4. 掌握对设计进行综合、仿真和设计下载的方法。 二、实验目仪器及器件 1、实验设备：数字电路实验箱1台 2、实验器件：可编程逻辑器件（背板） * 三、实验原理 可编程逻辑器件（Programmable Logic Devices，PLD），发展于20世纪70年代，属半定制集成电路； 使用PLD器件，借助EDA设计方法，可以方便、快速地构建数字系统； 任何组合逻辑电路都可以用“与门-或门”二级电路实现； 任何时序逻辑电路都可以由组合逻辑电路加上存储元件（触发器、锁存器构成）； 人们由此提出乘积项可编程电路结构，原理结构如下： * 低密度PLD可编程原理【早期器件】 低密度（简单）PLD，通常内部等效门数少于500个，只能实现通用数字逻辑（如74系列）的一些功能 * 使用FPGA（大容量可编程逻辑器件）从事数字系统设计的三阶段： 1、常规逻辑功能描述的实现； 指常规数字逻辑器件，如3-8线译码器74LS138，二进制计数器74LS161，移位寄存器74LS194等； 2、时序产生及控制、小型数字系统的实现； 如用状态机完成AD信号的采集，产生PWM时序控制步进电机 简易数字频率计、交通灯、数字种系统的实现等； 3、算法功能/综合系统的实现 FFT算法实现、频谱分析等。 * 四、实验任务 参照下图，在QuartusII原理图输入环境下，画出3-8线译码器构成的流水灯电路； * 五、实验步骤 1. 建立一个项目； 2. 选定目标器件（EPM240T100C5），配置管脚，对设计进行综合； 3. 绘制设计电路原理图； 4. 编辑测试激励波形文件，执行时序仿真，记录仿真结果； 5. 对设计进行引脚锁定，下载设计文件到芯片中； 6. 断电后连接验证电路，然后上电观察硬件运行结果，如不正确，需要重新修改设计； 7. 记录实验结果及实验过程中出现的问题及解决办法。 （注：）5-7步的操作参考实验八的ppt，如本次实验未完成，第八次实验继续进行，请自行保留设计工程文件夹。 * 六、实验报告要求 1. 记录设计原理图。 2. 记录综合结果（逻辑单元Le的消耗情况等）。 3. 记录仿真结果（画出仿真波形）。 4. 分析结果（实验现象结论）。 5. 简答思考题。 思考题： 1、什么是可编程逻辑器件，简述其优点； 2、简述QuartusII从事本实验项目设计的流程。 * 第二部分：QuartusII软件使用 请同学们参照后面的步骤，提前做好预习，熟悉QuartusII软件的操作环境； QuartusII软件可到实验中心网站上下载，要注意它的破解步骤 * 一、准备 1、使用QuartusII软件之前，请确保软件已正常破解 若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用： 将本机D:\Altera目录下的License.Dat文件中的MAC号即完成破解; 右图所示为查看本机MAC地址（实际地址）的方法。 * 2、Quartus II 6.0主界面操作环境 1、Project Navigator（工程管理器） 2、Message window（信息窗口） 2、Status window（状态窗口） * 3、常用工具栏 To reset views: Tools ? Customize ? Toolbars ? Reset All Restar