[信息与通信]2FPGA的结构.ppt

FPGA（ Field Programmable Gate Array ） CPLD (Complex Programmable Logic Device） 准备知识：基本逻辑门的符号表示法 准备知识：缓冲器及连线 准备知识：与或逻辑的阵列表示法 PLD器件主体是与或阵列，主要用来实现组合逻辑。 1.可编程只读存储器（PROM） 与阵列固定；或阵列可编程。 熔丝烧断后不能恢复，只能编程一次，不能重复编程和修改。 无论是否需要都会输出全部最小项，利用率低。 2.可编程逻辑阵列 PLA 与或阵列均可编程。 需要得到逻辑函数的与或最简表达式，涉及的软件算法比较复杂。 两个阵列均可编程使编程后器件运行速度下降。 3.1可编程阵列逻辑PAL ： 与阵列可编程，可以获得较多的输入项； 或阵列固定使器件结构简单。 3.2 通用阵列逻辑GAL GAL是在PAL的基础上发展起来的，和PAL一样与阵列可编程，或阵列固定。 不同的是GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），其内含有D触发器，从而可以实现时序逻辑。通过编程可以将OLMC设置成不同的输出方式，提高了设计的灵活性。 4.CPLD (Complex Programmable Logic Device） CPLD是从PAL GAL基础上发展起来的阵列型高密度PLD。 大多数CPLD器件中至少包含三种结构： 可编程逻辑宏单元、 可编程I/O单元 可编程内部连线。 CPLD使用上的特点 逻辑单元主体为与或阵列，一般采用EEPROM和FLASH工艺，编程后，其结构即确定下来，掉电后不会消失。 由于可以通过与或阵列将大型组合逻辑函数在一级逻辑中实现，因此能够提供较高的组合逻辑处理速度，适于进行大型组合逻辑的处理。 内部互连结构由固定长度的连线资源组成并且易于确定时序参数，便于进行时序分析工作。 芯片集成度相对较低，寄存器资源相对较少，不适于大量使用寄存器的系统中。 FPGA 以上PLD逻辑单元主体为与或阵列，而FPGA逻辑单元主体为查找表(LUT: Look-Up Table) 。 例如：用查找表实现四输入与门。 练习：用4输入查找表实现a(b+c)+d 练习：用4输入查找表实现a(b+c)+d FPGA典型结构 FPGA使用上的特点 逻辑单元主体为查找表，并且该查找表使用的RAM为SRAM（静态随机访问存储器）类型。SRAM掉电后数据会丢失，所以一旦掉电，FPGA的结构即会丢失，因此每次上电时都要重新对FPGA进行配置，这可以使用掉电时不会丢失数据的专门的配置芯片进行。 相对于CPLD器件，FPGA较小的逻辑单元可以将设计功能进行更细的划分，因而能够更充分地利用单元内的各种资源，但同时也加大了逻辑优化和时序分析的难度，增加了实现大型组合逻辑时的延时。 FPGA使用上的特点(续) CPLD与FPGA区别 1、互连结构不同 2、基本逻辑单元结构不同 3、集成度不同 4、速度不同 5、应用范围不同 CPLD逻辑能力强而寄存器少，适用于完成各种算法或组合逻辑； FPGA逻辑能力较弱但寄存器多，适用于完成时序逻辑。 FPGA/CPLD产品概述 Lattice是 最早推出PLD的公司。首先发明了ISP下载方式，是CPLD的应用领域有了更巨大的扩展。 Xilinx在1985年首次推出FPGA.其CPLD以CoolRunner,XC9500系列为代表，FPGA以XC4000,Spartan,Virtex系列为代表 Altera的产品按照其推出先后顺序一次为Classic系列，MAX系列，FLEX系列，APEX系列、ACEX系列、 ACEXⅡ系列，系列，系列，MAXⅡ系列、 Cyclone Ⅱ系列及Stratix Ⅱ， Stratix Ⅲ系列。 FPGA发展的趋势 更先进的制造工艺（40纳米），带来更高的集成度（千万门级别）、更多的可用IO引脚（上千个）、更低的工作电压（0.9V）、更低的功耗。 内部普遍集成，针对不同应用领域的专用资源:时钟管理单元、乘法器、加法器、RAM、CPU、高速串行收发器等。 不断支持新的接口电平标准：LVTTL、LVCMOS、3.0V PCI、3.0V PCI-X、SSTL、HSTL…… 内部集成配置芯片及电路，上电即用。 扩展了解ASIC不同设计方法的特点 Altera器件的命名 EP15 25 F 780 C 5 N EP2C 20 Q 240 C 8 总结 掌握基础知识:逻辑门的表示,与或阵列,乘积项,查找表的工作原理等 了解PLD的结构发展 FPGA结构特点 设计理念——“胸有成竹” 器件系列 器件类型 封装形式 引脚数目 工作温度 速度等级 Usable i