[信息与通信]ESD中文教程.pdf

第一章简介(Introduction) 在互补式金氧半(CMOS)集成电路中，随着量产工艺的演进，器件的尺寸已缩减到深亚 微米(deep-submicron)阶段，以增进集成电路(IC) 的性能及运算速度，以及降低每颗芯片的制 造成本。但随着器件尺寸的缩减，却出现一些可靠度的问题。 在亚微米技术中，为了克服所谓热载流子(Hot-Carrier) 问题而发展出 LDD(Lightly- DopedDrain) 工艺与结构 ; 为了降低 CMOS 器件漏极(drain) 与源极(source) 的寄生电阻 (sheetresistance)Rs 与 Rd ，而发展出 Silicide 工艺;为了降低 CMOS 器件栅极的寄生电阻 Rg ， 而发展出 Polycide 工艺;在更进步的工艺中把 Silicide 与 Polycide 一起制造，而发展出所谓 Salicide 工艺。 在 1.0 微米(含) 以下的先进工艺都使用上述几种重要的工艺技术，以提升集成电路的运 算速度及可靠度。CMOS 工艺技术的演进如表 1-1 所示，其器件结构示意图如图 1-1 所示。 表 1-1CMOS 工艺技术的演进 Feature 3 2 1 0.8 0.5 0.35 0.25 Size(μm) Junction 0.8 0.5 0.35 0.3 0.25 0.2 0.15 Depth(μm) Gate-Oxide 500 400 200 150 100 70 50 Thickness(A) LDD No No Yes Yes Yes Yes Yes Salicide No No No No Yes Yes Yes (Silicide) 图 1-1 但是，CMOS 器件因为上述先进的工艺技术以及缩得更小的器件尺寸，使得亚微米 CMOS 集成电路对静电放电(ElectrostaticDischargeESD) 的防护能力下降很多。但外界环境中 所产生的静电并未减少，故 CMOS 集成电路因 ESD 而损伤的情形更形严重。举例来说，当 一常用的输出缓冲级(outputbuffer)器件的沟道宽度(channelwidth) 固定在 300 微米(μm) ，用 2 微米传统技术制造的 NMOS 器件可耐压超过 3 千伏特(人体放电模式) ；用 1 微米工艺加上 LDD 技术来制造的器件，其 ESD 耐压度不到 2 千伏特；用 1 微米工艺加上 LDD 及 Silicide 技术来制造的器件，其 ESD 耐压度仅约 1 千伏特左右而已。由此可知，就算器件的尺寸大 小不变，因工艺的先进，器件的 ESD 防护能力亦大幅地滑落；就算把器件的尺寸加大，其 ESD 耐压度不见得成正比地被提升，器件尺寸增大相对地所占的布局面积也被增大，整个芯 片大小也会被增大，其对静电放电的承受能力却反而严重地下降，许多深亚微米 CMOS 集 成电路产品都面临了这个棘手的问题。但是，CMOS 集成电路对静电放电防护能力的规格确 没有变化，集成电路产品的 ESD 规格如表 1-2 所示。 表 1-2 集成电路产品的 ESD 规格 人体放电模式 机器放电模式 器件充电模式 (Human-Body (Machine (Charged-Device Model) Model) Model) O