[信息与通信]第3章 组合逻辑电路.ppt

第3章 组合逻辑电路 本章内容 组合逻辑电路的特点（1） 输出函数的一般逻辑表达式： 组合逻辑电路的特点（2） 3.1.2 逻辑功能的描述 从理论上讲，逻辑图本身就是逻辑功能的一种表达方式。然而在许多情况下，用逻辑图所表示的逻辑功能不够直观，往往还需要把它转换为逻辑函数式或逻辑真值表的形式，以使电路的逻辑功能更加直观、明显。 从组合电路逻辑功能的特点不难想到，既然他的输出与电路的历史状况无关，那么电路中就不能包含有存储单元。这就是组合逻辑电路在电路结构上的共同特点。 3.1.3 三种基本逻辑门及其表示 逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。 3.1.4 其他逻辑门及其表示 1. 与非门 与非门的逻辑函数表达式为： 、 2. 或非门 或非门是实现先“或”后“非”的数字单元电路，或非门的逻辑函数表达式为： 3. 与或非门： 与或非门的逻辑函数表达式为： 4. 异或门： 异或门的逻辑函数表达式为： 5. 同或门 同或门的逻辑函数表达式为： 3.2组合逻辑电路的分析方法和设计方法 3.2.1组合逻辑电路的分析方法 3.2.2组合逻辑电路的设计方法 3.2.1组合逻辑电路的分析方法 3.3 若干常用的组合逻辑电路 3.3.1 加法器 3.3.2 编码器 3.3.3 译码器 3.3.4 数据选择器 3.3.5 消除竞争-冒险现象的方法 3.3.1 加法器 一位加法器 如果不考虑低位输入的进位，而只考虑本位两数相加，称半加。实现半加运算的电路叫半加器。 加法器真值表 由此得“半加和”F及进位C的表达式： F=A⊕B C=AB 半加器的逻辑电路图和符号 2. 全加器 如相加时考虑来自低位的进位及向高位的进位，则称为全加。所用的电路叫全加器。设用Ai、Bi表示两个加数，Ci-1表示来自相邻低位的进位，Ci 表示向高位的进位，Fi表示本位和。 全加器的逻辑电路图及符号 74LS83的逻辑符号和逻辑图 全加器应用举例 例3.3.1 试用四位加法器完成余3码到8421码的转换。 解：对于一个十进制数，余3码比相应的8421码多3，所以要实现余3码到8421码的转换，只要将余3码减去3(0011)即可。例：十进制的“9”用8421码表示为“1001”，而用余3码表示则为“1001-0011=0110”。为了用加法器实现减法运算，减数应变成补数(即0011→1101)。设余3码的变量为E3E2E1E0，8421码输出为F8F4F2F1，在4位全加器的A3~ A0接上余3码，B3 ~B0接上固定代码1101((-3)补码为“1101”)，就能把余3码转换成8421码,其逻辑图如图3.3.4所示 3. 多位加法器 (1) 串行进位加法器 二进制并行加法器是一种能够并行产生两个二进制数算术和的逻辑部件，它由若干个全加器组成，较低位全加器的进位输出与较高位全加器的进位输入相连。一个由4位全加器组成的4位二进制并行加法器的逻辑框图如图： (2)并行进位加法器 为了提高加法器的运算速度，必须设法使较低位的进位信号越过中间各级直接决定较高位的进位输出，各位的进位直接由被加数和加数决定，而不需要依赖低位的进位。这种进位方式称为超前进位，又称先行进位，按照这一思路设计的加法器称为超前进位二进制并行加法器。 3.3.2 编码器 1. 编码器概述 数字系统中存储或处理的信息，常常是用二进制码表示的。用一个二进制代码表示特定含义的信息称为编码。 （1）普通编码器 4线-2线编码器真值表 4-2线编码器逻辑电路图 (2)二进制优先编码器 74148是8-3线优先编码器,常用于优先中断系统和键盘编码。 74LS148外引脚排列和符号 优先编码器74148的功能表 从表3.14中可看出该功能模块的功能和使用有以下几个特点： ① 输入I0~I7和输出线CBA。它们都是低电平0信号有效，在符号中常用“小圈”或“小三角”表示(见图3.15(b))。 ② 输出有效标志GS。 GS=1时，表示编码器输出无效。GS=0时，编码器输出有效。如表3.14的第1行、第2行和最后1行，输出状态CBA都是111，但由GS指明最后一行表示输入线0有效，而第1行和第2行表示输出无效。 ③ 使能输入EI和使能输出EO。 当EI=1时，不管输入I0~I7为何值，3个输出CBA均为1，无效,即禁止模块工作。 2片74LS148的扩展应用 3.3.3 译码器 设位二进