[信息与通信]第四部分3：SoPC技术基础.pdf

可编程逻辑器件与VHDL设计技术 第四部分：SoPC技术基础 北京理工大学雷达技术研究所 陈禾 可编程逻辑器件与VHDL设计技术 SoPC技术概述 SoPC是SoC SoPC是可编程片上系统（System on Programmable Chip）,首先它是SoC，即 由单个芯片完成整个系统的主要逻辑功能；其 次，它是可编程系统，具有灵活的设计方式， 可裁减、可扩充、可升级，并具备软硬件在系 统可编程的功能。 SoPC设计技术实际上涵盖了嵌入式系统设计 技术的全部内容，除了以处理器和RTOS为中 心的软件设计技术、以PCB和信号完整性分析 为基础的高速电路设计技术以外，SoPC还涉 及目前已引起普遍关注的软硬件协同设计技术。 可编程逻辑器件与VHDL设计技术 SoPC是SoC设计方法的革命 以往的SoC设计依赖于固定的ASIC 。其设计方 法通常采用全定制和半定制电路设计方法，开 发周期变长，开发费用。 SoC的设计往往会包含处理器模块，从而使其 更加复杂。如果包含多个处理器构成并行处理 系统的话，复杂程度还会进一步增加。这时， 这些处理器的强大功能和高速运算将使得集成 后的模块验证非常复杂。此外，当SoC采用处 理器后，嵌入式软件的设计也被集成到了SoC 的设计流程中，这就使得SoC的设计需要面临 软件问题。 可编程逻辑器件与VHDL设计技术 SoPC是SoC设计方法的革命 与ASIC 比较起来，可编程逻辑器件(PLD)，尤 其是平台级FPGA，设计起来灵活便捷，不仅 性能、速度、连接具有优势，而且可以缩短上 市时间。现代平台级FPGA各自的优点，一般 具备以下基本特征： 可以包含一个以上的嵌入式处理器IP核； 具有片内高速RAM资源和丰富的IP核资源可供灵活 选择； 足够的片上可编程逻辑资源，可能还包含部分可编 程模拟电路； 处理器调试接口和FPGA编程接口共用或并存； 单芯片、低功耗、微封装。 在半导体领域中，FPGA呈现出一枝独秀的增 长态势，越来越多地成为系统级芯片设计的首 选。 可编程逻辑器件与VHDL设计技术 SoPC的IP核资源 SoPC技术中以Nios和MicroBlaze为代表的 RISC处理器软IP核、各种标准外设软硬IP核以 及用户以HDL语言开发的逻辑部件可以最终综 合到一片FPGA芯片中，实现真正的可编程片 上系统。 如Altera公司必威体育精装版推出的NiosII可以嵌入到Altera 公司的StratixII、Stratix、Cyclone、CycloneII 等系列可编程器件中，也可以订制为HardCopy芯 片。用户可以获得超过200DMIPS的性能，而只需 花费不到35美分的逻辑的资源。用户可以从三种规 模的Nios处理器以及超过60个的IP核中选择所需要 的，设计师可以以此来创建一个最适合他们需求的 嵌入式系统。 可编程逻辑器件与VHDL设计技术 SoPC的IP核资源 SoPC技术的另一个重要分支是嵌入硬核。集 高密度逻辑(FPGA)、存储器(SRAM)及嵌入式 处理器(ARM/PPC)于单片可编程逻辑器件上， 实现了高速度与编程能力的完美结合。如 Altera公司的EPXA10芯片内部集成了工作频 率可达200MHZ的ARM922T 处理器、100万 门可编程逻辑、3MB的内部RAM以及512个可 编程I/O管脚，可以通过嵌入各种IP核实现多 种标准工业接口，如PCI、USB等。 可编程逻辑器件与VHDL设计技术 SoPC的IP核资源 可重用IP大量应用在SoPC的设计之中，基于 应用需求、规范协议和行业标准的不同，IP Core的内容也是千差万别的。除了购买使用现 有的IP资源外，设计者可能还需要自己进行IP 的设计，一般