[工学]5数字系统设计.ppt

基于EDA技术和PLD的数字系统设计 什么是数字系统 自顶向下设计法 自顶向下设计法 自顶向下设计法优点 大大缩短了设计周期 由于功能描述可完全独立于芯片结构在设计的最初阶段,设计师可不受芯片结构的约束,集中精力进行产品设计,进而避免了传统设计方法所带来的重新再设计风险,大大缩短了设计周期。 设计的再利用得到保证 目前的电子产品正向模块化发展,所谓模块化就是对以往设计成果进行修改,组合和再利用,产生全新的或派生设计,而自顶向下设计方法的功能描述可与芯片结构无关。因此可以以一种ＩＰ的方式进行存档,以便将来的重新利用。 自顶向下设计法优点 设计规模大大提高 简单的语言描述即可完成复杂的功能,而不需要手工绘图。 芯片选择更加灵活 设计师可在较短的时间内采用各种结构芯片来完成同一功能描述,从而在设计规模、速度、芯片价格及系统性能要求等方面进行平衡,选择最佳结果。 层次化设计方法分层原则 将所有的算术运算安排在同一层中，状态机、随机逻辑、数据路径等逻辑类型作为独立的模块设计 模块的输入尽量不要悬空，输出应尽量寄存。 单个功能块应保持在3000～6000门之间，HDL语言的行数不超过400行 尽量采用专用的IP核进行设计 * * 主讲人：贾立新 浙江工业大学信息工程学院 包括控制器和数据子系统就是数字系统 数字系统是指对数字信息进行存储、传输、处理的电子系统 设计者从整个系统逻辑出发，进行最上层的系统设计， 而后按一定的原则将全局系统分成若干子系统，逐级向下 ，再将每个子系统分为若干个功能模块、子模块、基本模块。 传统数字系统设计法 由真值表、卡诺图、布尔方程、 状态表和状态图描述电路的功能 。 小规模数字系统：采用试凑法，凭借设计着的经验就可以实现。 规模较大数字系统：也可采用试凑法，如不合适，可寻找更合适的设计方法。 可编程逻辑器件设计电路过程如下图所示 电 路 设 计 设 计 输 入 编 译 综 合 仿 真 编 程 下 载 器时 件序 功检 能查 设计人员完成 可编程逻辑器件的开发过程 设计实例——4位数字频率计 频率就是周期性信号在单位时间（1S）内的变化次数。 若在一定1S的时间间隔内测得这个周期性信号的重复变化次数为N，则其频率可表示为：f=N 1 基本原理 数字频率计的设计 数字频率计的设计 2 顶层原理图 （1）十二进制加法计数器CNT12的VHDL语言源程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt12 is port(clk: in std_logic; qq : buffer std_logic_vector(3 downto 0)); end cnt12; 数字频率计的设计 3 底层模块设计 在顶层原理图中共有5个模块：CNT12、CNT10、CODE、LOCK、DECODER architecture one of cnt12 is begin process(clk) begin if (clkevent and clk=1) then if (qq=11) then qq=0000; else qq=qq+1; end if; end if; end process; end one; 数字频率计的设计 （1）十二进制加法计数器CNT12的VHDL语言源程序（续） （2）十进制加法计数器CNT10的VHDL语言源程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt10 is port(clk:in std_logic; clr:in std_logic; cs :in std_logic; qq :buffer std_logic_vector(3 downto 0); co :out std_logic); end cnt10; 数字频率计的设计 architecture one of cnt10 is begin process