第1节2 8255外部引脚及内部结构.ppt

* * 7.1.2　8255外部引脚及内部结构 图 7.2 8255A的内部结构 1. 内部结构 数据 总线 缓冲器 内部控制线 内部数据线 D0～D7 A组 控制 A组 端口A A组 端口C 上部 B组 控制 B组 端口B B组 端口C 下部 读写 控制 逻辑 PC0～PC3 PB0～PB7 PC4～PC7 PA0～PA7 RD WR A0 A1 CS RESET (1) 面向CPU的接口电路 ① 数据总线缓冲器 ②读写控制逻辑 是一个三态双向的8位缓冲器,是8255与系统数据总线的接口。CPU向8255写入控制字或从8255中读状态信息以及所有数据的输入和输出，都需要通过数据缓冲器来进行传递。 是8255内部完成读/写控制功能的部件。 它接收来自CPU的地址和控制信号，并依据这些控制信号，向8255各功能部件发出读/写控制命令。依据地址信号,选择8255中的某个端口。 (2) 面向外设的接口电路 端口A：包含一个8位的数据输出锁存/缓冲器和一个8位数据输入锁存器。与之关联的接口线是PA0～PA7 端口B：包含一个8位的数据输出锁存/缓冲器和一个8位数据输入缓冲器。与之关联的接口线是PB0～PB7 端口C：包含一个8位的数据输出锁存/缓冲器和一个8位数据输入缓冲器。与之关联的接口线是PC0～PC7 可作数据、状态和控制端口，可分成两个4位，每位可独立操作。 A组的控制位是高4位PC4～PC7， B组的控制位是低4位PC0～PC3。 2. 引脚功能 图7.3 8255的外部引脚 D7 ~ D0：双向三态数据线，用来传送数据、控制字和状态字等信息。 RD*：读信号，输入，低电平有效。有效时，CPU从8255中读取数据或状态信息。 CS*：片选信号，输入，低电平有效。有效时，选中8255芯片，8255才能工作。 A0 ~ A1：端口选择信号。8255内部共有3个数据端口A、B和C，和一个控制端口。A1、A0的不同组合，可以选中4个端口中的一个。 WR*写信号，输入，低电平有效。有效时， CPU将数据或命令字写入 8255中 RESET：复位信号，输入，高电平有效。当它有效时，所有寄存器清零，A、B、C均被设定为输入方式。 表7.1 8255寻址和基本操作表 CS RD WR A1 A0 操作 0 0 1 0 0 端口A 数据总线 0 0 1 0 1 端口B 数据总线 0 0 1 1 0 端口C 数据总线 0 1 0 0 0 数据总线 端口A 0 1 0 0 1 数据总线 端口B 0 1 0 1 0 数据总线 端口C 0 1 0 1 1 数据总线 控制字寄存器 PA0～PA7：A口连接外设的输入输出信号线，可通过编程来设定数据传送的方向。 PB0～PB7：B口连接外设的输入输出信号线，可通过编程来设定数据传送的方向。 PC0～PC7：C口连接外设的输入输出信号线，可通过编程来设定数据传送的方向。也可用作输出控制信号和输入状态信号。 *