第4章__组合逻辑电路.ppt

4.1.1 组合逻辑电路的分析方法 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。 表3-2 例3-3真值表 4.2 编码器 利用无关项化简，得： 实例：74HC148 选通信号 附加输出信号 4.3.1 二进制译码器 4.3.2 二-十进制译码器 4.3.3 显示译码器 以双四选一数据选择器为例。 (2)四选一数据选择器的功能表 4.4.2 八选一数据选择器74LS151 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 4.4.3 应用举例  4.5 　加法器 4.5.3　多位加法器 4.7.1 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。 三、修改逻辑设计 例： （3）分析整个电路的逻辑功能 电路可以实现一位十进制数的加法运算，并由数码管显示相加的结果。当相加的结果大于9（即二进制1001）时，数码管不显示，处于灭灯状态。 　　　 全加器 （a）电路图 （b）逻辑符号 由表达式得逻辑图： 仿真 全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。 串行进位加法器 优点：简单。 缺点：速度慢。 和 进位 CI是低位的进位， CO是向高位的进位， A3A2A1A0和B3B2B1B0是两个二进制待加数， S3、S2、S1、S0是对应各位的和。 　　74LS283电路是一个四位加法器电路，可实现两个四位二进制数的相加。 2. 超前进位加法器 优点：速度快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。 　　多位加法器除了可以实现加法运算功能之外，还可以实现组合逻辑电路。　　 图3-24 由74LS283构成的代码转换电路 8421BCD码 0011 余3码 　　例：将8421BCD码转换成余3码。 　　余3码＝8421BCD码＋3(即0011) 仿真 4.6 数值比较器 数值比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况： (1)A＞B：只有当A=1、B=0时，A＞B才为真； (2)A＜B：只有当A=0、B=1时，A＜B才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。 A B YAB YAB YA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 图3-25 74LS85的逻辑符号 如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。 2. 四位数值比较器74LS85 级联输入 便于功能扩展 待比较的数 输出 74LS85的功能表 输 入 级 联 输 入 输 出 A3，B3 A2，B2 A1，B1 A0，B0 IA＞BIA＜B IA = B FA＞BFA＜BFA = B 1 0 × × × × × × 1 0 0 0 1 × × × × × × 0 1 0 A3 = B3 1 0 × × × × × 1 0 0 A3 = B3 0 1 × × × × × 0 1 0 A3 = B3 A2 = B2 1 0 × × × × 1 0 0 A3 = B3 A2 = B2 0 1 × × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 1 0 × × × 1 0 0 A3 = B3 A2 = B2 A1 = B1 0 1 × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 1 0 0 1 0 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 1 0 0 1 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 0 1 0 0 1 A3 = B3 A2 = B2 A1 = B1 A0 = B0 × × 1 0 0 1 集成数值比较器 例 试用两片74LS85组