第7章_单片机的系统扩展.ppt

主要内容 第7章 单片机的系统扩展 7.1 51系列单片机扩展总线基础 7.1.1 51系列单片机的扩展总线的结构和组成 7.1.2 51系列单片机扩展总线的逻辑关系和时序分析 7.1.3 总线扩展的地址译码方法 7.1.4 扩展总线设计接口电路时应该考虑的问题 7.2 51存储器的扩展 7.2.1 存储器基础知识 7.2.2 程序存储器的扩展 7.2.3 数据存储器的扩展 7.2.4 存储器综合扩展举例 主要内容 第7章 单片机的系统扩展 7.3 51并行I／O接口的扩展 7.3.1 简单I/O扩展 7.3.2 采用专用芯片扩展I/O接口 7.3.3 采用串行控制器扩展并行I/O 7.4 单片机串行扩展总线接口技术 7.4.1 SPI串行总线 7.4.2 IIC总线 7.1 51单片机扩展总线基础 单片机中一般集成了CPU、I/O口、定时器、中断系统、存储器等计算机的基本部件，外加电源、复位和时钟等简单的辅助电路即构成一个能够正常工作的最小系统，图7-1是一个89C52的最小系统。 7.1.1 51系列单片机的扩展总线的结构和组成 51系列单片机为了减少引脚数量，扩展总线中的数据线和地址线（低8位）采用了分时复用技术，即P0口分时传送地址总线信号的低8位（A0~A7）和数据总线信号（D0~D7），P0口在某一时刻传送的是低8位地址信号还是数据信号由ALE来指明，如图7-2所示。 7.1.1 51系列单片机的扩展总线的结构和组成 在实际使用时往往需要把地址和数据信号分离开来，一般采用外接一个8位锁存器的方法来实现。图7-3为采用8位锁存器74LS373实现地址和数据分离的电路原理图 。 7.1.151系列单片机的扩展总线的结构和组成 51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15；8位数据总线信号为D0~D7； 控制总线信号由ALE、 、 、 、 组成。扩展总线信号名、信号的含义及与单片机引脚信号定义的对应关系见表7-1。 7.1.2 51系列单片机扩展总线的逻辑关系和时序分析 1.访问外部程序存储器模式 51系列单片机在访问外部程序存储器时,控制总线仅由ALE、和 组成。当或单片机要访问的程序存储器超出片内程序存储器的范围时，“MOVC A, @A+DPTR” 是单片机访问外部程序存储器时执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如图7-4所示。 7.1.2 51系列单片机扩展总线的逻辑关系和时序分析 2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由ALE、 、 、 组成。 7.1.2 51系列单片机扩展总线的逻辑关系和时序分析 2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由ALE、 、 、 组成。当执行MOVX @Ri，A指令或MOVX @DPTR，A指令时，进行写外部数据RAM的操作。 7.1.3总线扩展的地址译码方法 所谓地址空间分配是把64KB的寻址空间通过地址译码的方法分成若干个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用于页面的选择，不同的外部设备占用不同的页面。 地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数据端口与页内的存储单元对应起来（页内译码）。地址译码的方法一般采用全地址译码、部分地址译码和线选法。页内译码与页面译码的基本原理是一样的，所以下面通过页面译码来介绍全地址译码、部分地址译码和线选法。 7.1.3总线扩展的地址译码方法 1.全地址译码 所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复杂。 若页面的大小为8KB，要把64KB的存储空间分成8个页面，则所有高位地址A13~A15都必须参与译码，产生8个独立的页面选择信号，形成一个连续的地址段。一般采用3—8译码器来实现，如图7-7所示。 7.1.3总线扩展的地址译码方法 2.部分地址译码 所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对应。由