第五章_MOS集成电路的版图设计-1.ppt

第五章MOS集成电路的版图设计 CMOS集成电路的制造 硅集成电路是在称为圆片﹝wafer﹞的较大圆形硅片上制造的。 直径一般为100~300mm 厚度约0.35~1.25mm 一个规模较大的硅电路 每边大约1cm 在集成电路制造过程中， 圆片从抛光的裸表面开始 需要经过几千个步骤 Classification of Silicon Technology IC设计主要流程 本章内容 电路设计、工艺设计和版图设计 电路设计：根据电路的指标和工作条件决定组成电路各器件的参数（电参数和几何参数） 工艺设计：根据各器件参数的要求，确定满足这些器件参数的工艺参数、工艺流程和工艺条件 版图设计：按照电路设计和确定的工艺流程，把电路中的元件及其连线布置在硅片上，画出版图供制造各次光刻掩模版用 参考教材《集成电路版图设计》清华大学出版社影印 第五章内容 MOS集成电路的工艺设计 MOS集成电路的寄生效应 CMOS电路中的锁定效应 MOS集成电路的版图设计规则 MOS集成电路的版图设计举例 MOS集成电路的工艺设计 MOS集成电路由于其有源元件沟道的不同、电路结构的不同分为PMOS、NMOS和CMOS集成电路等 各种电路的制造工艺不尽相同 工艺设计：电学特性、工艺参数 MOS集成电路根据栅电极的不同分类 铝栅工艺（栅电极为铝） 硅栅工艺（栅电极为掺杂多晶硅） 基本CMOS工艺 基本步骤 氧化层生长 热扩散 离子注入 沉积 光刻 外延生长 光刻版 完成定制在硅片上不同区域应用以上步骤 晶圆 光刻胶（掩膜版）的选择 硅的局部氧化工艺 TYPICAL CMOS FABRICATION PROCESS 硅栅工艺流程（图5-17） 衬底的制备 场区氧化 光刻源、栅、漏区（有源区） 栅氧化 刻埋孔 淀积多晶硅 反刻多晶硅 源、漏扩散 低温淀积SiO2 磷处理（调整阈值电压） 刻接触孔 蒸铝 反刻铝 合金化 硅栅工艺 工艺特点 利用中掺杂的多晶硅来代替铝作MOS管的栅极，更易获得合适的阈值电压 由于硅具有耐高温的性质，所以将栅极作为源和漏的扩散掩膜。具有自对准作用 硅栅工艺中金属和多晶硅纵向深度不同，因而可重叠 “二层半布线”：一层铝、一层重掺杂多晶硅和一层重掺杂的扩散层 工艺较复杂 硅栅工艺：集成度高、速度快、芯片面积大大缩小 2微米CMOS工艺技术 器件的参数 晶体管类型 阈值电压 器件的增益系数k 沟道长度调制系数：lambda 体效应因子 电子和空穴有效迁移率 击穿电压 泄漏电流 工艺参数 栅长L=2.0微米 栅氧化层厚度 扩散层的深度、浓度 阱深、浓度 覆盖电容 结型二极管模型参数 结型电容模型参数 寄生电阻参数 温度效应参数 噪声模型参数 CV规则按比例缩小理论 恒定电压的按比例缩小规则 器件的尺寸缩小a倍，所加电压保持不变 衬底掺杂浓度增大a2倍 通过离子注入使阈值电压不变 导通电流增大a倍，电流密度增大a2倍 静态功耗呈a倍增长 速度呈a倍增长 每个功能电路的功耗密度呈a3增长 CMOS工艺的主要流程 初次氧化 一次光刻和离子注入硼 退火和杂质再分布 去除表面氧化层 底氧生长 沉积氮化硅并刻蚀场区 P型场区阈值电压调整 N型场区阈值电压调整 场氧化 去除氮化硅、栅氧化、NMOS阈值电压调整 沉积多晶硅并光刻、刻蚀多晶硅图形 离子注入形成源漏区 低温沉积掺磷二氧化硅 光刻引线孔并回流 沉积第一层金属层并完成第一层金属引线的光刻和刻蚀 制作双层引线间的介电材料 光刻和刻蚀双层金属间的连接通孔 第二层金属光刻与刻蚀 体硅CMOS工艺设计中阱工艺的选择 P阱工艺 典型的P阱硅栅CMOS共有50多道工序，下面以主要工艺流程说明 第一次光刻，刻出阱区注入孔 阱区注入及推进 去除SiO2，长薄氧，长Si3N4 第二次光刻（有源区：源、漏、栅） 第三次光刻，刻出N管场区注入孔 长场氧，漂去SiO2及Si3N4，然后长栅氧 第四次光刻，P管区光刻 第五次光刻，多晶硅光刻 第六次光刻，P+区光刻 第七次光刻，N+区光刻 长PSG 第八次光刻，引线孔光刻 第九次光刻，铝引线光刻 第十次光刻，压焊块光刻 N阱硅栅CMOS工艺 可利用传统的NMOS工艺 步骤类似于P阱CMOS工艺 确定N阱区 磷注入，形成N阱 确定器件的位置和其他扩散区，生长场氧化层，生长栅氧化层，长多晶硅，刻多晶硅栅，淀积CVD氧化层，光刻引线接触孔，进行金属化 双阱硅栅CMOS工艺 除了阱的形成外，其余都与P阱工艺类似 第一次光刻，确定阱区 N阱注入和选择氧化 P阱注入 推进、形成N、P阱 场区氧化 第二次光刻 生长栅氧化层 第三次光刻 淀积多晶硅，多晶硅掺杂 第四次光刻 第五次光刻 …… Process Features 3.3 V power supply LOCOS iso