第十三章 VHDL 语言描述数字系统　.ppt

第十三章 VHDL 语言描述数字系统 本章介绍用 VHDL 描述硬件电路的一些基本手段和基本方法。 13.1 VHDL 语言的基本结构 VHDL 语言是美国国防部在 20 世纪 80 年代初为实现其高速集成电路计划（VHSIC）而提出的一种 HDL，其含义为超高速集成电路硬件描述语言。 VHDL 语言的基本结构是对任何电路在用 VHDL语言描述时，都应有两部分组成：实体和结构体。实体描述电路的输入、输出关系；结构体描述电路的功能。 13.1 VHDL 语言的基本结构 13.1.1 实体描述 实体在电路中主要是说明该电路的输入、输出关系，更具体地说就是用来定义实体与外部的连接关系以及需传送给实体的参数。 13.1 VHDL 语言的基本结构 （1）类属表说明用以将信息参数传递到实体。最常用的信息是器件的上升沿到下降沿的延迟时间、负载电容和电阻、驱动能力以及功耗等。 （2）端口表指明实体的输入、输出信号及其模式。端口模式共有五种，如下所示。 13.1 VHDL 语言的基本结构 13.1.2 结构体描述 结构体具体地描述了设计实体的逻辑功能或内部电路结构关系，从而建立设计实体输入与输出之间的关系。结构体功能可以用三种方式进行描述，即行为描述、数据流描述、结构描述，另外，还可以采用混合描述。 13.1 VHDL 语言的基本结构 13.1 VHDL 语言的基本结构 1.结构体的行为描述法 结构体的行为描述表示输入与输出间转换的关系，是对设计实体按算法的路径来描述。行为描述在 ENA 工程中称为高层次描述或高级描述。 13.1 VHDL 语言的基本结构 半加器真值表： 13.1 VHDL 语言的基本结构 ELSE a=‘1’ AND b=‘1’ THEN c=‘1’ ; s=‘0’; ELSE c=‘0’ ; s=‘1’; END IF; END PROCESS END alg_ha; 13.1 VHDL 语言的基本结构 2.结构体的数据流描述法 它反映了从输入数据到输出数据之间所发生的逻辑变换，或者说描述了数据流程的运动路径、运动方向和运动结果。 3.结构体的结构化描述 结构化描述给出了实体内部结构、它所包含的模块或元件及其互连关系；与实体外部引线的对应关系。 13.2 基本对象、数据类型及运算符 13.2.1 基本对象 在 VHDL 语言中，凡是可以赋予一个值的实体叫对象（Object）。VHDL 中对象包含有专门数据类型，主要有四个基本类型：常量、信号、变量、文件。文件是 VHDL′93 标准中新通过的。 13.2 基本对象、数据类型及运算符 13.2 基本对象、数据类型及运算符 13.2.2 数据类型 VHDL 中一个对象只能有一种类型，施加于该对象的操作必须与该类型相匹配。VHDL 的基本数据类型为标量类型，包括整型、实型、枚举型、以及物理型。在此基础上，还可以定义复合类型，如数组，记录，子类型等。 13.2 基本对象、数据类型及运算符 13.2.3 常数的表示方法 VHDL 中的数有整数、浮点数、字符、字符串、位串、物理数六种类型。 整数与浮点数均可用十进制数、十六进制数、八进制数和二进制数表示。非十进制数的表示方法为 基数#基于该基的整数[.基于该基的整数]#E指数 13.2 基本对象、数据类型及运算符 13.2.4 运算符 VHDL 语言中预定义的运算符有四种。分别为算术运算符、关系运算符、逻辑运算符合其他运算符。各类别包含的运算符见下表。 13.3 顺序语句 13.3.1 变量与信号赋值语句 VHDL 有两种赋值符号： （1）“：=”为立即赋值符，将右边表达式的值立即赋给左边的对象。 （2）“=“为延迟赋值符，将右边表达式的值经一定时间间隔之后赋给左边的对象。 常量和变量以及信号的初始值用立即赋值符“：=”赋值。迟延赋值符“=”用于在信号转播、变化过程中对信号赋值，。对象只能被赋予与该对象数据类型相一致的数据。 13.3 顺序语句 13.3 顺序语句 13.3.3 CASE 语句 CASE 语句的一般格式为： CASE 条件表达式 IS WHEN 表达式值1 = 顺序处理语句1； [WHEN 表达式值2 = 顺序处理语句2；]