第四章-3组合逻辑电路.ppt

* 第四章 组合逻辑电路 一、什么是组合逻辑电路? 二、组合逻辑电路的分析方法 三、组合逻辑电路的设计方法 四、若干常用的组合逻辑电路 （一）、编码器 （二）、译码器 （三）、数据选择器 （四）、加法器 （五）、数值比较器 五、组合逻辑电路中的竟争-冒险现象 第1讲 第2讲 第3讲 练习：试用八选一电路实现三变量多数表决电路。 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 假设三变量为A、B、C，表决结果为Y，则真值表为： 回顾与复习 Ｙ=A`BC+AB`C+ABC`+ABC A BC 0 1 00 01 11 10 0 0 1 0 0 1 1 1 设计方案一：小规模(SSI)门电路 化简：Ｙ＝AC+AB+BC 画电路： 设计方案二：中规模(ＭＳＩ) 74 HC138 译码器 A0 A1 A2 Y0` Y7` 注意：Ａ、Ｂ、Ｃ如何接？ 设计方案三：中规模(ＭＳＩ) 74 HC153数据选择器（４选１） Ｙ=A`BC+AB`C+ABC`+ABC 　＝０.(A`B`)+C(A`B)+C(AB`)+1.（ＡＢ） 设计方案四：中规模(ＭＳＩ) 74 HC153数据选择器（８选１） D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 Ｙ=A`BC+AB`C+ABC`+ABC 　=0(A`B`C`)+0(A`B`C)+0(A`BC`)+1(A`BC) + 0(AB`C`)+1(AB`C)+1(ABC`)+1(ABC) 问题与思考： ４变量输入用８选１组合行吗？ 第四章 组合逻辑电路（第三讲 ） （四） 加法器 1、１位加法器 　 2 、多位加法器 ３ 、用加法器设计组合逻辑电路 （五） 数值比较器 １、１位数值比较器 ２、多位数值比较器 五、组合逻辑电路中的竟争-冒险现象 半加器 全加器 串行进位加法器 超前进位加法器 １、成因 ２、消除办法 （四） 加法器 １、1位加法器 （1）、半加器 (设计方法） （２）、全加器(设计方法） ２、多位加法器 （１）、串行进位加法器 A3A2A1A0 B3B2B1B0 1 0 1 1 0 1 1 0 最大的缺点就是速度慢。 (2)、超前进位加法器 CO=(CI)B+(CI)A+AB 3、用加法器设计组合逻辑电路 例：设计一个代码转换电路，将ＢＣＤ码转成余３码。 Y3Y2Y1Y0 = DCBA + 0011 （五） 数值比较器 １、1位数值比较器 ２、多位数值比较器 举例：试用两片74LS85组成一个8位数值比较器 *