[理学]lin5D.ppt

1. 集成计数器741610 （2）193的功能（4位二进制同步可逆计数器双时钟） 192的功能（十进制同步可逆计数器） 例 1 用反馈清零法，分别将74161和163构成10进制加计数器。 例 2 用反馈置数法将74161构成七进制加计数器。（要求用反馈置“0”和反馈置“最小数”两种方法）。 例3 用74HCT161组成256进制计数器。 例4 用74290构成九进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 例5.3.1 用74160组成48进制计数器。 3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 4．组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。 例6.3.3 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.3.31所示。 5．组成脉冲分配器 5.5 寄存器和移位寄存器 5.5.1 寄存器—74LS175 5.5.1 多位寄存器—74LS175 5.5.2 移位寄存器 图7.2.3 时序图 2. 双向移位寄存器 5.5.3 集成移位寄存器---74194 表7.2.4 74194功能表 5.5.4 应 用 5.5.4 应 用 绘出波形图如下： 四、移位寄存器构成的扭环形计数器 1. 环形计数器 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。 用74LS161构成十二进制计数器 将状态1100 反馈到清 零端归零 将状态1011 反馈到清 零端归零 高位片计数到3（0011）时，低位片所计数为16×3=48，之后低位片继续计数到12（1100），与非门输出0，将两片计数器同时清零。 16×16=256 用74LS161构成256进制和60进制计数器 用74LS161构成8421码60进制和24进制计数器 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 100进制计数器 用74LS90构成N进制计数器 60进制计数器 64进制计数器 * （1）74161的功能( 4位二进制同步加计数器) RCO=ETQAQBQCQD 74161逻辑功能表 保 持 × A B C D D C B A × × L H × × × × × × × × L QA QBQCQD D C B A CP ET EP LD RD 输 出 预置数据输入 时钟 使能 预置 L L L L X X X X × L H H 保 持 × X X X X L X H H 计 数 X X X X H H H H 清零 异步清零 同步置数 保持 计数 优先级最高 在CP的作用下，输出等于输入 使能端有一个为0，输出状态不变 使能端全1，在CP作用下计数, 从0000-1111。 减计数 × × × × H H L 加计数 × × × × H H L D C B A D C B A × × L L L L L L × × × × × × × H QD QC QB QA D C B A CPD CPU LD RD 输 出 预置数据输入 时钟 预置 清零 当RD=1时，异步清零 当LD=0时，异步置数 加计数： 减计数： CPU接CP，CPD=1 CPD接CP， CPU=1 时钟输入端 直接清零端 直接置9端 二进制计数器 五进制计数器 8421码十进制计数器 5421码十进制计数器 74LS290的功能表 M-N=16-10=6 1 1 CP 1 解：要求为10进制，即N=10，74161和163的计数状态M=16，MN,只需一片芯片。需计数的状态为0000-1001，余下6个状态要跳过，即 1 1 CP 1 163为同步清“0” 161为异步清“0” 方法1：反馈置“0” 因为N=7，M=16，最小数=M-N=16-7=9，即1001，所以将输入预置成1001。 方法2：反馈置“最小数” 11 1 0 0 0 0 CP 1 0 0 1 计数状态为1001-1111 计数状态为0000-0110 解：