[工学]EDA课件 第4章4 第六章.ppt

* WHEN 1001=led7s WHEN 1010=led7s WHEN 1011=led7s WHEN 1100=led7s WHEN 1101=led7s WHEN 1110=led7s WHEN 1111=led7s WHEN OTHERS=led7s end case; end process; end ; * 例如：数码管位选输入信号为000，abcdefg为”0110000”时第1个数码管显示1。如果要求同时用数码管显示出21两个数，怎么办？ 实验与 设计 2. 数码管扫描显示电路 74LS138 000 0 1 1 0 0 0 0 方法是：位选信号000时，abcdefg输入0110000 位选信号为001时，abcdefg输入1100101 然后不断改变位选信号,当转换的频率足够快，由于视觉暂留，就显示出21来。 * 2. 数码管扫描显示电路 假设有8位BCD码要在数码管上显示出来。 例如显示 输入数值DIN： 0111 0110 0101 0100 0011 0010 0001 0000 怎样实现？ * library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity seltime is port( clk : in std_logic; din : in std_logic_vector(31 downto 0); daout: out std_logic_vector(3 downto 0); sel : out std_logic_vector(2 downto 0)); end seltime; 2. 数码管扫描显示电路 * architecture behav of seltime is signal sec : std_logic_vector(2 downto 0); begin process(clk) begin if(clkevent and clk=1) then if(sec=111) then sec=000; else sec=sec+1; end if; end if; end process; 2. 数码管扫描显示电路 * process(sec,din) begin case sec is when 000=daout=din(3 downto 0); when 001=daout=din(7 downto 4); when 010=daout=din(11 downto 8); when 011=daout=din(15 downto 12); when 100=daout=din(19 downto 16); when 101=daout=din(23 downto 20); when 110=daout=din(27 downto 24); when 111=daout=din(31 downto 28); when others=null; end case; end process; sel=sec; end behav; 2. 数码管扫描显示电路 * 当然用VHDL合并扫描和译码电路 但用层次化设计更直观些。 2. 数码管扫描显示电路 * 实验与 设计 3. 数控分频器的设计 对clk信号进行计数，如果是8位的计数。则从并行预置数开始，当计数到时，输出进位信号，然后再从并行预置数开始计数。 例如：并行预置数为“FE”即的话，则每两个clk周期输出一个进位信号，即将clk二分频。 * 数控分频器描述1: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity pulse is port(clk:in std_logic; d:in std_logic_vector(7 downto 0); fout: out std_logic); end; architecture behav of pulse is signal full: std_logic; begin process