[工学]Verilog的基本概念a.pdf

第2 章 第2 章 Verilog 的基本概念 Verilog 的基本概念 内容 模块（module） 端口（port） 层次命名（Hierarchical Names） Verilog 模块的基本概念 Verilog 模块（module） 基本描述单位 代表一个基本的功能模块 描述某个设计的功能、结构 与其它模块通信的外部接口 模块的构成 一个元件 低层次模块的组合 高层的模块通过输入/输出接口调用低层的模块 Verilog 模块的结构 模块名(标识符) 端口列表/端口声明列表 ; 端口声明; 参数声明； 及其它类型变量声明； 数据流语句； 块和 块 所有行为语句均在这些块中； 低层模块实例语句； 任务和函数； // 模块结束语句 Verilog 模块的基本构成 I/O 端口说明（declaration ） 内部信号说明（declaration ） 逻辑功能描述（modeling ） Verilog 模块的构成（1） 必须的… 必须包含一对module 和endmodule module 开始 endmodule 结束 可选的… 端口——与外部环境交互的信号通道 端口列表及声明 模块内部5个组成部分 变量声明 数据流语句 低层模块实例 引用低层模块 行为模块 任务和函数 在一个Verilog源文件中，可以定义多个模块 许多数综合工具要求，一个Verilog文件只包含和定义一个模块 Verilog 模块的构成（2 ） 每一个模块包含在关键字对之间 module … … … … endmodule 说明部分（Declaration） 定义 模块的I/O 端口 寄存器类型变量、线网变量、参数 调用的函数、任务 语句部分 定义一个设计的功能和结构 说明、语句可散布在模块中的任何地方 说明必须在使用前出现 建议 为了描述清晰，最好将所有说明放在语句之前，使模块具有良好的可读性 例、简单模块 例1、DM7400 74系列的4 个2 输入与非门 电路模块有3 组输入/输出端口 2 组4 位输入：a 、b 1 组4 位输出：y 电路模块实现的逻辑功能 2 输入与非门 Verilog 模块 与电路模块一一对应 DM7400 ：4 个2 输入与非门 在端口列表中说明所有I/O 端口 在端口声明中定义所有I/O 端口 使用连续赋值语句描述逻辑功能 连续赋值语句将值赋给线网（net ） 线网 对应电路中的连线 例、SR 锁存器（1） 例、SR 锁存器（2 ） 端口（ports ） 模块的输入/输出端口是与外部环境交互的信号通道接口 相当于电路中芯片的管脚（pin ） 通过端口对模块进行调用 实例引用 电路中的其它模块 通过输入/输出端口与模块连接 信号经由端口流入/流出 端口列表 模块的所