[工学]吉林大学微机接口第2章 微处理器与总线.ppt

* （3）半同步方式 半同步总线定时方法是利用时钟脉冲的边沿判断某一信号的状态，或控制某一信号的产生和消失，使传输操作与时钟同步。 半同步方式允许不同速度的模块协同工作，主设备可以根据从设备的状态来自动延长总线时钟周期，但改变后的总线周期一定是时钟周期的整数倍，这是与异步方式的不同之处。 8086CPU的总线周期插入等待状态就是半同步的一个实例。 * 2、常用系统总线 ISA总线 ISA总线是IBM PC/AT机上使用的总线，又称为PC AT 总线。它是为80286 CPU而设计的。 EISA总线 EISA总线是以Compag为代表的几个公司，为解决瓶颈 现象，针对486微机而设计的。 PCI总线 随着各种应用软件的发展，需要在微处理器与外部设 备之间进行大量的高速的数据传输，以往的ISA总线，及 以后发展的EISA总线都未能解决总线及高效率传输的问 题。 * 于是由Intel公司首先推出PCI总线，继而由多家公司联合建立、发展和推广了PCI总线。 PCI总线解决了微处理器与外围设备之间的高速通道，总线的频率为33MHz，与CPU的时钟频率无关，总线宽度为32位，并可以扩展到64位，所以其带宽达到132Mb/s～264Mb/s。 PCI总线与ISA、EISA总线完全兼容，尽管每台微型计算机系统的插槽数目有限，但PCI局部总线规格可以提供“共用插槽”，以便容纳一个PCI及一个ISA。 PCI总线采用了一种独特的中间缓冲器的设计，把处理器子系统与外围设备分开，这样使得PCI的结构不受处理器种类的限制。 * 2.3.3 8088系统总线1.最小模式下的系统总线 (1)系统总线的控制信号是8088CPU直接产生的。若8088CPU的驱动能力不够，可以加上总线驱动器74LS244进行驱动。 (2)按此构成的系统总线上不能进行DMA传送，因为未对系统总线形成器件做进一步控制 * 2.IBM PC的系统总线和最大模式下的系统总线 * THE END 第二章 作业 P92 2.1 2.2 2.5 2.8 P93 2.9 2.10 * * 2.5 2.10 80000H ~ 8FFFFH 操作 IO/M DT/R DEN RD WR 读存储器 低 低 低 低 高 写存储器 低 高 低 高 低 读I/O接口 高 低 低 低 高 写I/O接口 高 高 低 高 低 * * * * 物理地址 ● 8088/8086：20根地址线，可寻址220(1MB)个存储单元 ● CPU送到AB上的20位的地址称为物理地址 2.2.4 8088/8086的存储器组织 物理地址 代码段 物理地址 . . 60000H 60001H 60002H 60003H 60004H . . . 12H F0H 1BH 08H 存储器的操作完全基于物理地址。 问题： 8088/8086的内部总线和内部寄存器均为16位，如何生成20位地址？ 解决：存储器分段 * * 存储器分段 高地址 低地址 段基址 段基址 段基址 段基址 最大64KB 段i-1 段i 段i+1 * 逻辑地址 段基地址和段内偏移组成了逻辑地址 段基址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基地址×16+偏移地址 60002H 00H 12H 60000H 0 0 0 0 段基地址（16位） 段首地址 × × × ? ? ? × × × 偏移地址=0002H * ■BIU中的地址加法器用来实现逻辑地址到物理地址的变换 ■ 8088 可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址 段基址 段内偏移 物理地址 + 16位 20位 0000 * [例]： 已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 3)该操作数的物理地址=？ 10550H 250A0H 2EF00H 8FF00H CS SS CS DS ES 解： 各段分布及段首址见右图所示。 操作数的物理地址为： 250AH×10H+0204H = 252A4H ●因为8088/8086CPU中有4个段寄存器，所以 它同时可以访问4个存储段。段与段之间可以重合、重叠、紧密连接或间隔分开。 ●分段寻址的好处就是允许程序在存储器内重定位。 总 结 * 堆栈及堆栈段的使用 内存中一个按FILO方式操作的特殊区域 每次压栈和退栈均以WORD为单位（16位） SS存放堆栈段