[工学]数字逻辑课程设计.ppt

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[工学]数字逻辑课程设计

动显模块设计 八选一多路器 多层次结构、模块化结构 底层用VHDL语言实现: (3_8译码器,BCD_7段码译码器, 模8计数器,8选1多路器) 编译后形成图形符号(模块-器件)。 顶层用图形编辑器将器件组合: 是VHDL语言和原理图混合编程。 给动显加同一信号源 实验注意的问题 文件名、文件夹名不能用汉字,且第1个字符不能是数字或下横线; 所有的VHDL语言程序模块、图形模块等均放在同一文件夹下; 每次做完部分设计应保存(.VHD,.GDF); 系统时间:应保持正确的时间,若程序时间大于系统时间,应把文件重新保存; VHDL语言程序的实体名要与程序的文件名一致。 课程设计题目 1. 多功能数字电子表 2. 交通灯控制器 3. 数字密码锁控制器 4. 出租车计费器 5. 自选 多功能数字电子钟功能 正常计时:秒(60)、分(60)、小时(24)计数;秒计时的频率为1Hz,数码管用动态扫描实时显示计时的秒、分、小时。 整点报时:逢整点蜂鸣器在“59”分钟的第51、53、55、57秒发频率为512Hz的低音,在“59”分钟的第59秒发频率为1024Hz的高音。 校时: 1)校小时(K1=1), 显示小时数码管以4Hz的频率递增计数; 2)校分(K2=1), 显示分数码管以4Hz的频率递增计数; 3)秒清零(K3=1), 显示秒数码管清0; 复位(reset): 计时器-给动显加计时信号源 设计报告内容 封皮(标题:数字逻辑与数字系统课程设计,班级,学号,姓名,指导教师,日期) 1. 系统简介 功能简介 总体结构逻辑框图 4. 状态图 5. 各模块程序、符号图、仿真图 心得 交通灯控制器 主干道通行(绿灯):20秒;支路红灯,数码管实时显示倒计时的秒,秒计时的频率为1Hz 。 主干道缓冲(黄灯):6秒,不显示,秒计时的频率为1Hz 。 支路通行(绿灯):15秒,主干道红灯,数码管实时显示倒计时的秒,秒计时的频率为1Hz 。 支路缓冲(黄灯):6秒,不显示,秒计时的频率为1Hz 。 数码管采用动态显示。 计数器:20、15秒减1计数器),6秒加1计数器,计数值在数码管上输出(动显);主干道缓冲(黄灯):6秒,不显示,秒计时的频率为1Hz 。 系统开始工作(RESET)时所有计数器要置初值,并进入S0。 启动/停止控制:进入某状态,置1(START)对应的计数器,使其做减1计数,计至“0”时停止计数,并将下次计数的初值设置好; 注意各状态的转换; 主、支路计时器 出租车计费器 启动:起步费设置5元(3公里以内),显示;超过3公里,每公里2元。 正常行驶:计公里,车费,显示; 加速行驶:计公里,车费,显示; 暂停:启动后继续计费。 停: 数码管动态显示里程、车费,两位显示公里数,两位显示车费,精度为1元。 注:用切换频率模拟加速。 数字密码锁控制器 启动:进入初始状态 安锁:按K1(SET),输入3位密码(BCD) 开锁:按K2(OPEN1),输入3位密码(BCD) ,若数码正确,绿灯亮,门打开;若输入错误,则可有一次再试的机会,按K3(OPEN2),正确,绿灯亮,门打开;若再错,报警装置鸣叫(蜂鸣器响)。 清除密码:按K4 ( I-SET)解除原设置密码。 说明:在报警情况下按安锁键不起作用。 其它 自选题 应有一定难度和工作量,自己拟定题目后需经老师同意后,才能做设计。 * 8位数码管动态显示 1 4 3 2 0 8 8选一数据选择器→4位BCD码→ 产生选段码a~g信号; gfedcba M1 M0 M2 M3 M4 M5 M6 M7 ¨ ¨ 8路脉冲分配器→ 产生选位M7 ~M0 信号; 模8计数器→3-8译码器 模8计数器 3-8译码器 BCD-7段译码器 8选1多路器 CLK1(IKHz) M7~M0(选位) q2~q0 y3~y0 BCD码 D6~D0(选段) q0~q2 4位 … … M7~M0 D6~D0 CLK1 4个模块用VHDL语言程序实现 用图形法实现 特点:只从8路中选择1位信号输出 选路信号:C B A 0 0 0 Y=D0 0 0 1 Y=D1 0 1 0 Y=D2 1 0 0 Y=D4 0 1 1 Y=D3 1 0 1 Y=D5 1 1 0 Y=D6 1 1 1 Y=D7 向量: Q[2..0]=0 0 0 Y[3..0]=D0[3..0] Q[2..0]=

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档