EDA考试的试卷2.doc

山东科技大学2012—2013学年 第二学期 班级 姓名 学号 题号 一 二 三 四 总得分 评卷人 审核人 得分 一．填空题（共25分，每空1分） 1．假设design为Lab1.v，顶层模块名为Lab1；TestBench为Lab1_TB.v，顶层模块名为Lab1_TB, 按下述步骤要求，采用modelsim命令行方式时的完整仿真命令序列为： 创建物理库mywork: vlib mywork 映射逻辑库work至物理库mywork： vmap work mywork 编译design至work库： vlog Lab1.v 编译testbench至work库： vlog Lab1_TB.v 启动仿真工具仿真： vsim Lab1_TB 2．写出下列中文术语或英文的完整英文表达： HDL： Hardware Description Language 硬件描述语言 硬件描述语言 RTL： Register Transfer Level 寄存器传输 寄存器传输 乘积项（PLD技术特点）： product term product term 查找表（FPGA技术特点）：LUT (Look-Up Table) LUT 设计： design design 验证：capture capture 仿真：simulation simulation 综合：synthesis synthesics 锁存器： Latch latch DUT： Design Under Test 时序电路： sequential circuit sequential circuit 3. `timescale 1ns /100ps 语句中，1ns是指：仿真时间单位 ，100ps是 指 精度 。 4．verilog中连续赋值语句关键字是：assign ，两个过程赋值 语句关键字是： initial 、 always 。 5．Verilog 采用的是四值逻辑系统，信号可取值范围为： 0 、 1 、 x 、 z 。 二．简答题（共20分） 1．简述下述Verilog语句的含义（所有信号均为1bit位宽；有时序信息时请同时说明时序含义，若需要用式子表达，可用X(t)表达“t时刻时X的值”；可均从0时刻描述）（本题6分，每个3分） （1） assign #10 out = in1 in2 ; out (10)= in1(10) in2(10); assign out = # 5 in1 | in2 ; out(5) = in1(0) | in2(0); 2. 简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM的三段式描述风格中，三段分别描述什么？（本题10分） (1)有限状态机FSM分为 Moore FSM和Mealy FSM两种。 （2）Mealy FSM型状态机输出与输入有关；Moore FSM型状态机输出与输入无关。 (3)编码风格分为： BinaryEncoding,Gray Encoding,One-Hot Encoding. (4)三段式包括: 时序部分，Next_State,Output 3. 简要说明仿真时阻塞赋值与非阻塞赋值的区别（本题4分）。 阻塞赋值操作符为“=”，是指立即赋值，在该语句结束是就完成了赋值操作。如果在一个块语句中，有多条阻塞赋值语句，那么在前面的赋值语句没有完成之前，后面的语句就不能被执行。 非阻塞赋值操作符为“=”，是指在语句块结束后，块内的非阻塞性赋值语句才能完成赋值操作。 三．设计题（共25分） 1．给出异步复位1bit DFF的完整 Verilog RTL级描述，复位信号低电平有效, 复位时，输出为0。（本题5分） `timescale 1ns/100ps module DFF_trans(clk,rst,D,Q,Qn); input clk; input rst; input D; output