- 1、本文档共31页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[信息与通信]3VHDL结构与要素
* * * 第三章 VHDL结构与要素 类属参量 数据类型 数据对象 VHDL操作符 3.1 类属参量 一种端口界面常数,用来规定端口的大小、实体中子元件的数目等。 与常数不同,常数只能从内部赋值而类属参量可以由实体外部赋值。 数据类型通常取Integer。 entity adder_n is generic(width : integer := 4);--类属说明语句 port( A,B: in STD_LOGIC_VECTOR(width-1 downto 0); S: out STD_LOGIC_VECTOR(width-1 downto 0); CI: in STD_LOGIC; CO: out STD_LOGIC ); end adder_n; 一、类属说明语句:在实体中的端口说明语句前面定义类属参量 entity andn is generic(n : integer); port(a: in STD_LOGIC_VECTOR(n-1 downto 0); c: out STD_LOGIC); end andn; architecture example0 of andn isbegin process (a) variable int : std_logic; begin int := ‘1’; for i in a’length – 1 downto 0 loop if a(i) = ‘0’ then int := ‘0’; end if; end loop; c = int; end process;end example0; LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY exn is PORT(d1,d2,d3,d4,d5,d6,d7: IN Std_Logic; q1,q2 : OUT Std_Logic); END; ARCHITECTURE a OF exn IS Component andn generic(n : integer); port(a: in STD_LOGIC_VECTOR(n-1 downto 0); c: out STD_LOGIC); End Component ; BEGIN U0: andn generic Map (n=2) --类属映射语句 Port Map (a(0)=d1, a(1)=d2, c=q1); U1: andn generic Map (n=5) Port Map (a(0)=d1, a(1)=d4, a(2)=d5, a(3)=d6, a(4)=d7, c=q2); END a; 二、类属映射语句: 用于设计从外部端口改变元件内部参数或结构规模的元件。 ENTITY exn is PORT(d1,d2,d3,d4,d5,d6,d7: IN Std_Logic; q1,q2 : OUT Std_Logic); END; ARCHITECTURE a OF exn IS Component andn generic(n : integer); port(a: in STD_LOGIC_VECTOR(n-1 downto 0); c: out STD_LOGIC); End Component ; BEGIN U0: andn generic Map (n=2) --类属映射语句 Port Map (a(0)=d1, a(1)=d2, c=q1); U1: andn generic Map (n=5) Port Map (a(0)=d1, a(1)=d4, a(2)=d5, a(3)=d6, a(4)=d7, c=q2); END a; 3.2 数据类型 预定义数据类型、 自定义数据类型 BIT :位类型,其值只能为 ‘0’或 ‘1’ 例:Signal a: BIT;( a = ‘1’ ) BIT_VECTOR :位矢量类型,包含一组位类型 例:Signal a: BIT_VECTOR (7 DOWNTO 0) ( a = 、 a
文档评论(0)