[信息与通信]VHDL数字钟.doc

课程设计报告 设计题目：用VHDL语言实现数字钟的设计 班级： 学号： 姓名: 指导老师： 设计时间： 摘要 本设计是基于VHDL语言的数字钟，硬件平台是Xilinx的Virtex2系列FPGA开发板。该数字钟具备预置年月日时分秒的功能，通过按键还可以改变数字钟显示的内容和进入不同的设置状态，并通过加减按键调整系统时间。 在整个VHDl数字电路系统中，采用层次化设计方法，自顶向下进行设计。设计中根据系统的功能要求合理划分出层次，进行分级设计和仿真验证，将较为复杂的数字系统逻辑简化为基本的模型从而降低实现的难度。 工程中底层实体实现了年月日、时分秒的双向计数器功能，另外还单独设计了系统的时钟模块，用来生成周期为125Hz的按键扫描时钟和周期为1Hz单位脉冲时钟。为了消除按键的抖动，为此设计了按键消抖模块，采用了状态机来对按键进行消抖。为了实现根据年份和月份对当前月的天数的判断逻辑，采用了函数对该逻辑进行分析，给出正确的判断结果。为了提高利用率，在工程中建立了一个包集文件，对底层实体进行了统一封装，方便顶层的调用。底层的所有实体系统的顶层主要完成了底层的元件例化，主控状态机对系统的状态转换进行控制，按键响应和时钟重新分配电路则完成了整个系统的控制逻辑。 关键词：层次化设计，元件例化，函数，状态机 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc312415377 摘要  PAGEREF _Toc312415377 \h 2  HYPERLINK \l _Toc312415378 一、课程设计目的  PAGEREF _Toc312415378 \h 4  HYPERLINK \l _Toc312415379 二、课程设计内容及其要求  PAGEREF _Toc312415379 \h 4  HYPERLINK \l _Toc312415380 三、VHDL程序设计  PAGEREF _Toc312415380 \h 5  HYPERLINK \l _Toc312415381 1．设计方案论证  PAGEREF _Toc312415381 \h 5  HYPERLINK \l _Toc312415382 2．设计思路与方法  PAGEREF _Toc312415382 \h 6  HYPERLINK \l _Toc312415383 3．VHDL源代码及其仿真结果  PAGEREF _Toc312415383 \h 7  HYPERLINK \l _Toc312415384 1、六进制可逆计数器  PAGEREF _Toc312415384 \h 7  HYPERLINK \l _Toc312415385 2、十进制可逆计数器，  PAGEREF _Toc312415385 \h 9  HYPERLINK \l _Toc312415386 3、十二进制可逆计数器，  PAGEREF _Toc312415386 \h 11  HYPERLINK \l _Toc312415387 4、二十四进制可逆计数器  PAGEREF _Toc312415387 \h 13  HYPERLINK \l _Toc312415388 5、天数计数器  PAGEREF _Toc312415388 \h 16  HYPERLINK \l _Toc312415389 6、判断闰年和月份  PAGEREF _Toc312415389 \h 18  HYPERLINK \l _Toc312415390 7、时钟分频模块  PAGEREF _Toc312415390 \h 22  HYPERLINK \l _Toc312415391 8、按键消抖模块  PAGEREF _Toc312415391 \h 24  HYPERLINK \l _Toc312415392 9、程序包  PAGEREF _Toc312415392 \h 27  HYPERLINK \l _Toc312415393 10、 顶层实体（主控状态机）  PAGEREF _Toc312415393 \h 29  HYPERLINK \l _Toc312415394 四、编程下载  PAGEREF _Toc312415394 \h 38  HYPERLINK \l _Toc312415395 五、课程设计总结  PAGEREF _Toc312415395 \h 38  HYPERLINK \l _Toc3124