[工学]DSP技术-02 电子通信06.ppt

一、TMS320C54x DSP的特点及硬件结构 改进型哈佛结构 高度并行和专门硬件逻辑的CPU设计 为快速算法设计的高度专用指令系统 模块化结构设计 高性能和低功耗的先进IC工艺技术 增强的抗辐射能力 TMS320C54x DSP组成结构主要有： 中央处理单元（CPU） 内部多总线结构 特殊功能寄存器 存储器空间分配 通用I/O端口 串行口（TDM、BSP、McBP） 并行主机接口（HPI） 可编程定时/计数器 可控制电源 时钟发生器 中断系统 在片仿真接口 1. 算术逻辑运算单元（ALU） ALU的输入 ALU的输出 溢出处理 进位位的作用 双16位算术运算模式 2. 累加器A和B 作用 结构 Ａ和Ｂ的异同 饱和处理 专用指令 3．桶形移位器 定标 算数或逻辑移位 归一化 扩展符号位 4．乘法/累加运算单元(MAC) MAC结构 功能 舍入处理 饱和处理 5．比较、选择和存储单元（CSSU） 结构 功能 6. 指数编码器—支持单周期EXP的专用硬件 7．CPU状态和控制寄存器 3个状态寄存器 功能 位置 各bit的作用 2个状态寄存器ST0、ST1，反映了寻址要求和计算的初始状态设置、中间运行状态、I/O及中断控制等各种条件和方式的状态，如进位标志位、溢出标志位、数据存储器页指针、测试/控制标志、中断方式控制位等. 1个处理器工作方式控制寄存器PMST，主要设定并控制处理器的工作方式，反映处理器的工作状态，如微处理器或微计算机方式选择、中断向量指针、存储器配置状态和控制信息等 三、内部多总线结构 四、存储器空间分配 2、存储空间分配 1）存储器空间的划分与交叉 DARAM SARAM ROM 2）程序存储器 3）数据存储器 RAM分块目的 DARAM前1K数据存储器的配置 4）存储器映像寄存器 2、定时器 定时中断周期的计算 定时中断周期 = CLKOUT×（TDDR+1）×（PRD+1） 1）将中断标志寄存器IFR中的TINT位置1，清除尚未处理完的定时器中断。 2）将中断屏蔽寄存器IMR中的TINT位置1，开放定时中断。 3）将CPU状态控制寄存器ST1中的中断标志位INTM位清0，从整体上开放中断。 编程举例 STM #0010h，TCR ；TSS=1（TCR第5位TSS置1） STM #0100h，PRD ；加载定时器周期寄存器（PRD） ；定时中断周期= CLKOUT×（TDDR+1）×（PRD+1） STM #0C20h，TCR ；定时分频系数TDDR初始化为0 ；TSS=0，启动定时器工作 ；TRB=1，当TIM减到0后重新加载PRD ；Soft=1，Free=1定时器遇到断点后继续运行 STM #0008h，IFR ；清除尚未处理完的定时中断 STM #0008h，IMR ；开放定时中断 RSBX INTM ；开放中断（状态寄存器ST1的INTM位复位） … 3、时钟发生器 作用 组成 CPU时钟频率 CLKOUT （1）硬件配置的PLL （2）软件可编程PLL 软件编程时钟方式 第一：PLL方式 第二：DIV方式 锁定定时器 工作方式 锁定延时时间的设定 PLLCOUNT的数值设定 举例： 已知：CLKIN的频率为13MHz，PLLCOUNT=41（十进制数），如果要从DIV方式转到PLL×3方式，给出时钟方式控制字，并计算锁定定时器所需的时间。 解：需在程序中加入如下指令： STM #0010 0001 0100 1111 b，CLKMD 其中： PLLMUL=0010（比例系数为3） PLLDIV=0，PLLNDIV=1（PLL方式） PLLCOUNT十进制计数值为41 PLLON/OFF=1，PLL工作； 锁定时间为：41×16 ×TCLKIN=656 /13M≈50.5μs 4、主机接口 HPI 功能 主机接口HPI专门提供了C54xDSP与外部其它主处理器（如其它DSP、微处理器、单片机等）的通信接口， 主机接口为主从分布式系统和多处理器并行处理系统提供了方便。 主机接口是一个并行的8位或16位接口，外部主机是HPI的主控者。在C54x系列中，提供了标准的 8位HPI接口或8位增强的HPI接口或16位增强HPI接口。 HPI-8结构 标准HPI的两种工作模式： （1）共享模式