[工学]寄存器中断逻辑和定时器1.ppt

  1. 1、本文档共104页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[工学]寄存器中断逻辑和定时器1

ADSP21160寄存器 ADSP21160寄存器分类: 1)运算单元寄存器 2)系统控制和状态寄存器 3)程序控制寄存器 4)数据地址产生寄存器(DAG1,DAG2) 5)I/O处理器寄存器 运算单元寄存器 运算单元寄存器主要为运算单元的ALU、乘法器、移位器保存输入、输出数据,主要包括: (1)通用数据寄存器Rx,Sx, Fx(x=0~15); (2)乘法结果寄存器MRFx, MRBx (x=0~2); 其中MRFx称为前台寄存器; MRBx称为后台寄存器; 主要用于存放80位定点乘法结果; 注:通常也把总线交换寄存器PX,算作运算单元寄存器; 系统控制和状态寄存器 主要功能是配置处理器核的操作模式,同时标识处理器核的工作状态,作为条件程序执行的判别条件。 对系统控制类寄存器的写入操作有1个周期的延迟,在写入后的第二个周期才有效。 系统控制和状态寄存器续 MODE1寄存器的位定义表 MODE1寄存器的位定义表续 MODE2寄存器位定义表 MODE2寄存器位定义表续 ASTATx运算状态寄存器表 ASTATx运算状态寄存器表续 3)程序控制寄存器(如下页图) ADSP程序控制寄存器引导指令的执行,主要实现以下操作: 1. 指令流水 2. 程序和循环堆栈 3. 定时器操作 4. 中断锁存与屏蔽 程序控制寄存器表 4)数据地址产生器(DAG1,DAG2) 数据地址产生寄存器主要为访问数据和指令产生地址,并自动修改地址,实现连续的地址空间访问,同时也能实现环形缓冲寻址等操作,但它们不参与数值运算。 (DAG1,DAG2)寄存器说明表 环形缓冲区操作 MODE1寄存器的位定义表续 M为正时环形缓冲区计算方法 环形缓冲区操作注意事项1 地址修改只能采用后修改方式,即可用M寄存器(与I寄存器在相同DAG中,但不必同号数,如I0和M3),也可采用立即数; 但不管修改值是来自M寄存器还是立即数,其修改值大小不能超出循环缓冲区的长度(L寄存器值)。 3. 循环缓冲区的长度(L寄存器值)必须是正值且不能超过231-1,如循环缓冲区长度为零,则循环缓冲区操作被DISABLE。 环形缓冲区操作注意事项2 4.B寄存器被装入某个值时,同时I寄存器被装入相同的值。但I寄存器被装入某个值时,B寄存器的值不变。 5.M寄存器既可以是正值,也可以是负值。 注:在上个例子中意味着 B0=0x55000, M1=-0x4 M寄存器可以是负值 初始时I寄存器中的值等于B寄存器的值; 在第一次环形缓冲区访问时,I寄存器的值更新为B+L; 然后开始递减访问缓冲区。 5. I/O处理器寄存器 I/O处理器寄存器分为以下几组: 系统控制寄存器组; DMA缓冲寄存器组; 链路和串行口寄存器组; SYSCON-系统控制寄存器位定义表 系统控制寄存器位定义表续1 系统控制寄存器位定义表续2 系统控制寄存器位定义表续3 SYSCON寄存器的位定义 1. SRST (位0):软件复位,通过软件将该位置1,DSP响应不可屏蔽中断RSTI,并将该位清0。 2. BSO(位1):引导方式选择重载,1-DSP使用BMS有效,从片外存储器空间加载程序。 SYSCON寄存器的位定义续 3.IIVT(位3):内部中断向量表,对于ADSP21160来说1-不管加载任何模式配置,强制将中断向量表放到0x40000地址(基地址);0-根据加载模式选择放置。 4. IMDW0(位9):片内存储器块0数据宽度设置,1-40位,0-32位。 SYSCON寄存器的位定义续 IMDW1(位10): 片内存储器块1数据宽度设置,1-40位,0-32位。 MSIZE(位15-12):外部存储器块大小设置 MSIZE=log2(块大小)-13。 ADSP21160中断逻辑与定时器 1.中断逻辑 ADSP21160内部提供了丰富的中断资源。 a.在外部中断方面: 复位中断; 仿真器中断; 三个外部输入中断。 b.在内部中断方面有: 非法输入中断; 运算错误中断; 链路服务请求中断; 定时器中断; 堆栈溢出中断; 多处理器中断; 环形缓冲区溢出中断; DMA控制中断; 用户自定义软件中断等。 ADSP SHARC系列处理器的三个外部中断输入方式有两种: 电平触发方式和沿触发方式。 触发方式的选择通过设置MODE2寄存器来完成,其定义方式如下表: 使用内外部中断时应注意的几点: 1.对上述内、外部中断,除了仿真器中断和复位中断不可以屏蔽外,其余中断都是

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档