[工学]第3章 逻辑门电路第五版.ppt

（1）对于与非门及与门，多余输入端应接高电平。如直接接电源正端，在前级驱动能力允许时，也可以与有用的输入端并联使用。 （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 3.6.3 抗干扰措施 多余输入端的处理措施 　　①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门和传输门。 　　②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。 　　③TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 　　④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。 本节小结 ②ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压： ①ui=1V时,三极管导通,基极电流： 因为0iBIBS，三极管工作在放大状态。iC=βiB=50×0.03=1.5mA，输出电压： 三极管临界饱和时的基极电流： uo=uCE=VCC-iCRc=5-1.5×1=3.5V uo=VCC=5V ③ui＝3V时，三极管导通，基极电流： 而 因为iBIBS，三极管工作在饱和状态。输出电压： uo＝VCES＝0.3V ①当vO由低向高过渡时，电路由VCC通过Rc对CL充电。 ②当vO由高向低过渡时，CL通过BJT放电。 CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO波形的上升时间和下降时间，导致基本BJT反相器的开关速度不高。 3.2.2 基本BJT反相器的动态性能 + vI – + vO – Rc Rb CL iRc iC iB iCL VCC 3.2.3 TTL反相器的基本电路 1、TTL反相器的工作原理 集成TTL反相器 2、TTL反相器的传输特性 1、与非门电路 3.2.4 TTL逻辑门电路 74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。 集成TTL与非门 2、或非门电路 ①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。 ①A和B都为高电平（T2导通）、或C和D都为高电平(T2导通)时，T5饱和导通，T3、T4组成的达林顿管截止，输出Y=0。 ②A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止， T3 、T4组成的达林顿管饱和导通，输出Y=1。 3、TTL与或非门 与门 Y=AB=AB Y=A+B=A+B 异或门 或门 1. 集电极开路门(OC门) 在工程实践中，有时需要将几个门的输出端 并联使用，以实现与逻辑，称为线与。 普通的TTL门电路不能进行线与。 1).线与问题 Y=0 2).OC 门 线与 电流大 损坏T4 T3 T4 G1 +VCC 导通 导通 截止 截止 1 0 T3 T4 G2 +VCC IIL 例如，如图所示情形时,门电路会损坏。 问题的提出： 为解决一般TTL与非门不能线与而设计的。 以OC与非门为例讲解：所谓集电极开路（OC）是指TTL与 非门电路的推拉式输出级中，删去电压跟随器（T3电路）。 实现线与：将多个门电路的T4的集电极至电源之间，加一 公共的上拉电阻。 3.2.5 集电极开路门和三态门电路 ①A、B不全为1时，uB1=1V，T2、T3截止，Y=1 接入上拉电阻R后： ②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0 外接电阻R的取值范围为： 实现了线与功能 （1）实现线与。 逻辑关系为: OC门主要有以下几方面的应用： （2）实现电平转换。 如图所示，可使输出高电平变为10V。 （3）用做驱动器。 如图是用来驱动发光二极管的电路。 输入不全为1时，V0=VCC=10V OC与非门 A B L +5V T1 T2 D T4 T3 R1 R2 R3 R4 4k 1.6k 130 W 1k +5V R5 R6 T5 T6 T7 EN TSL门 结论：电路的输出有高阻态、高电平和低电平3种状态。 ②EN＝0时， T6截止， T7导通，则T4的基极被钳位于低电平。同时EN＝0的信号送至T1的输入端，使得T2、T3也截止。则电路的输出端开