[工学]第五课SOPC软件系统开发.pdf

SOPC软件系统开发 课程大纲 授课内容 课时 上课时间 SOPC概述及开发流程、工具平台 3 11.26 可编程逻辑基础与Verilog基础 3 SOPC硬件系统开发 3 12.3 3 SOPC软件系统开发 3 12.10 3 系统配置与编程 3 12.17 实验1—FPGA开发、Nios配置与应用程序开发 3 实验2—操作系统移植 3 12.24 闭卷考试 1 周六下午、晚上，共10次课，第10次闭卷考试 课程目标 掌握常用常用Nios II外设及其使用； 熟悉软件SOPC设计流程； 掌握SOP软件系统工程的创建、调试及编译下载； 课程大纲 Nios II外设计及使用； HAL； Nios II外围设备 SDRAM SDRAM控制器核概述  IP库中已有具备Avalon接口的SDRAM控制器IP；  SDRAM控制器支持所有符合PC100规范的标准 SDRAM；  SDRAM控制器提供一个连接片外SDRAM芯片的 Avalon接口，并可以同时连接多个SDRAM芯片；  SDRAM控制器内核具有不同数据宽度(8、16 、32或 64位)、不同内存容量和多片选择等设置；  SDRAM控制器不支持禁能的时钟模式，SDRAM控 制器使cke引脚永久地有效；  Avalon接口有延迟功能，允许进行流水读操作；可 选择与其它片外Avalon三态设备共享地址和数据线。 SDRAM概述 PPL(片内锁相环)：通常用于调整SDRAM控制器内核与 SDRAM芯片之间的相位差； fMAX(最高时钟频率)：目标FPGA的系列和整个硬件设计 都会影响硬件设计可实现的最高时钟频率。 Avalon三态桥：SDRAM控制器可与现有三态桥共用引脚， 这用能减少I/O引脚使用，但将降低性能。 Avalon接口  提供了一个平面的、连续的且与SDRAM容量相应的 存储器空间；  对从端口的访问完全是透明的，无需任何存储器映 射配置寄存器；  允许外设控制插入读和写传送的等待周期，从端口 等待，直到外设提供有效数据；  支持可变延时的读传送，允许高带宽的流水读传送， 但不能保证每个时钟周期都能返回一个数据（SDRAM 控制器必须周期性地暂停读操作而