[工学]第四章 数字集成电路设计技术.ppt

4.3.3 CMOS与或非门 根据NMOS逻辑与串或并的规律构成NMOS逻辑块S的电路 根据PMOS逻辑或串与并的规律构成PMOS逻辑块 RC模型 另一种与或非门和或与非门电路 4.3.4 CMOS组合逻辑门电路设计方法 这是将CMOS反相器里的NMOS晶体管和PMOS晶体管分别用NMOS晶体管组合电路、PMOS晶体管组合电路置换后构成的。 是一个不含输入变量 的否定 只含输入变量的逻辑积 或是逻辑和的组合逻辑函数。对NMOS电路一侧来说，把晶体管看作开关，把表示电路的输出和地之间处于导通状态的逻辑函数作为 求出满足这一逻辑关系的开关组合就可以了。 而对于PMOS电路一侧来说。则须求出开关的组合、使其能满足电源和输出端之间处于导通状态的逻辑函数为 4.4 触发器 4.4.1 RS触发器 触发器是一种双稳态电路。它有两个稳定状态，这两个状态可以用来代表二进制信息1或0。双稳态电路的特点是只有在外界信号的作用下，它才能由一种稳定状态转变为另一种稳定状态。 RS触发器是最简单的一种触发器，一种由或非门构成的RS触发器以及RS触发器的逻辑符号如图所示。输入端R(reset)和S(set)表示置0端和置1端。 触发器状态保持不变 实际使用中将不允许这种状态出现，即不允许S、R同时为1。在输入电路中设置保护电路能够避免这种状态出现。 用NMOS电路做成的RS触发器 在电路结构上，我们可以认为该触发器电路是由交叉耦合的两个反相器加上控制电路转换动作的两个晶体管 和 所构成的 第4章 数字集成电路设计技术 4.1 MOS开关及CMOS传输门 4.1.1 MOS开关 1 单管MOS开关 当Ug=0时，NMOS管截止，输出UY=0; 当Ug=1时,NMOS管导通。 UIUG-UTH,开关可无损的传输信号，若UX=0则 UY=0。 UIUG-UTH,开关不能无损的传输信号，若UI= Ug=Udd则UY= Udd-Uth。 PMOS 单管开关如下图所示，其衬底接Udd. 当Ug=1时，PMOS管截止，UO=0。 当Ug=0时，PMOS管导通，此时： UI=UDD时，开关整个接通，UO=UI=1。 UI=0时，输出存在阈值损失，即 UO=|Uthp|。 结论 ——单开关控制电压Ug使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平时，而PMOS 发生在传输低电平时。 2 CMOS传输门 根据NMOS和PMOS单管开关的特性，将其组合在一起，形成一个互补的CMOS传输门，这是一个没有阈值损失的理想开关。 CMOS传输门电路 CMOS传输门是由一PMOS和一NMOS相并联而成，所以它可以成功的实现互补的传输关系。 当传输高电平时，虽然NMOS开关管传输弱逻辑“1”，PMOS开关管却传输强逻辑“1”； 传输低电平时，虽然PMOS开关管传输弱逻辑“0”，但NMOS开关管却能传输强逻辑“0”。 故CMOS传输门可传输整个 电压范围 消除了仅当采用一个MOS管做开关管时所存在的一个阈值电压逻辑摆幅损失的问题 当传输逻辑“1”时，便等效于通过此电 阻对输出电容充电, 充电电压 传输逻辑“0”时应对应于输出电容放电， 因此放电电压 4.2 CMOS反相器 4.2.1 CMOS反相器的工作原理 4.2.2 CMOS反相器的直流传输特性 1. 几个电压量的定义 2. VTC的5个工作区域 （1）AB段 N管截止，P管线性导通 （2）BC段 即 N管饱和导通，P管线性导通，输出电阻很小，电路相当于一个小增益放大器 （3）CD段 两管的栅、漏区进入预夹断状态，同时饱和导通 （4）DE段 N管进入线性导通区，P管仍然维持在饱和导通区 （5）EF段 P管截止，N管维持非饱和导通 电路抗干扰能力的一个主要指标就是噪声容限。 4.2.3 CMOS反相器的静态特性 高电平噪声容限 VOHmin与VIHmin之间一个可靠的缓冲带 低噪声容限NML 噪声容限是与输入—输出电压特性密切相关的参数。该参数用于确定：当门的输出不受影响时，其输出端允许的噪声电压。 噪声容限就是对抗噪声的一种内在能力 大小的度量，所以噪声容限以大些为好。 为了使NMH=NML 从而获得最佳的噪声容限 要求P管的尺寸要比N管大2~4倍 4.2.4 CMOS反相器的动态特性 高速数字系统的设计是以进行快速计算的能力为基础的。这就要求在输入改变时逻辑门引起的时延最小。 上升时间 为输出电压 从0.1 上升到0.9 所需的时间 下降时间 从0.9 下降到0.1 所需的时间 为输出电压 延迟时间 为输出电