[工学]逻辑与计算机设计基础课后答案及分析和实验.pdf

逻辑与计算机设计基础实验 4 2010~2011秋冬 浙江大学计算机学院实验教学中心 熟悉Verilog HDL语言并能用其建立基本的逻辑部件，在 Xilinx ISE平台进行输入、编辑、调试、行为与仿真与综 合后功能仿真 熟悉掌握Spartan-III Board FPGA 开发平台，同时在ISE 平台上进行时序约束、引脚约束及映射布线后时序仿真 运用Xilinx ISE具将设计验证后的代码下载到实验板上， 并在实验板上验证 Verilog与Xilinx软硬件实验平台 2010-10-11 2 实验设备 装有ISE 计算机 1台 Spartan-III 开发板 1套 实验材料 无 Verilog与Xilinx软硬件实验平台 2010-10-11 3 1. 熟悉ISE工具软件的运行环境与安装过程 2. 设计简单组合逻辑电路，采用图形输入逻辑功能描述，建立 FPGA实现数字系统的Xilinx ISE设计管理工程，并进行编辑、 调试、编译、行为仿真，时序约束、引脚指定（约束）、映 射布线后时序仿真及FPGA编程代码下载与运行验证 3. 设计简单时序逻辑电路，采用Verilog代码输入逻辑功能描述， 建立FPGA实现数字系统的ISE设计管理工程，并进行编辑、 调试、编译、行为仿真，时序约束、引脚约束、映射布线后 时序仿真及FPGA编程代码下载与运行验证 Verilog与Xilinx软硬件实验平台 2010-10-11 4 问题1：某三层楼房的楼梯通道共用一盏灯，每层楼都安装 了一只开关并能独立控制该灯，请设计楼道灯的控制电路。 问题2 ：增加控制要求，灯打开后，延时若干秒自动关闭， 请重新设计楼道灯的控制电路。 Verilog与Xilinx软硬件实验平台 2010-10-11 5 • 分析楼道灯的事件行为，用组 S S S F 3 2 1 合电路实现，用带锁定功能的 0 0 0 0 按钮开关或拨动开关作为电路 0 0 1 1 0 1 0 1 输入S , S ,S ，电路输出为F 1 2 3 0 1 1 0 • 变量赋值 1 0 0 1 1 0 1 0 – 开关按下为1，弹起为0 1 1 0 0 – 输出灯亮为1，灯暗为0 1 1 1 1 • 编写真值表，如右表 Verilog与Xilinx软硬件实验平台