[所有分类]数字电路课件第5章.ppt

第 5 章 集成触发器 5.1 概　述 5.2 基本 RS 触发器 5.2.1 由与非门组成的基本 RS 触发器 5.2.2 由或非门组成的基本 RS 触发器 5.3 同步触发器 5.4 边沿触发器 5.5 主从触发器 5.5.3 主从 JK 触发器的一次翻转现象 二、逻辑功能 D Q Q 1S 1R C1 CP 称为 D 功能 特点：Qn+1 跟随 D 信号变化 不变 Qn × 0 置0 置1 0 1 0 1 1 说明 Qn+1 D CP 同步 D 触发器功能表 工作原理 ★ CP = 0 时，触发器不受 D 端输入信号的控制。保持原状态不变， ★ CP = 1 时，触发器可接受 D 端输入的信号，其状态翻到和 D 的状态相同。 三、特性表和特性方程 同步D触发器Qn+1的卡诺图 D Qn 0 1 0 1 0 0 1 1 0 1 D = 1 D = 0 D = 0 D = 1 状态转换图 Qn+1 = D 无约束条件 特性方程 CP = 1 期间有效 0 0 1 1 0 1 0 1 0 0 1 1 Qn+1 Qn D 特性表 0 0 0 0 1 1 1 1 一、电路结构 Q Q 1J J C1 CP 1K K 逻辑符号 5.3.3 同步 JK 触发器 Q Q G1 G2 J K G3 G4 CP Q Q G1 G2 J K G3 G4 CP 功能表 二、逻辑功能 称为 JK 功能，即 JK = 00 时，保持； JK = 11 时，翻转； J ? K 时 Qn+1 值与 J 相同。 1 说明 Qn+1 K J CP 不变 Qn 0 0 置 0 0 1 0 翻转 1 1 置 1 1 0 1 不变 Qn × × 0 Qn 工作原理 ★ CP = 0 时，G3、G4被 封锁，都输出 1 ，触发器 保持原状态不变。 ★ CP = 1 时，G3、G4解 除封锁，输入 J、K 端的 信号可控制触发器的状态。 特性表 同步JK触发器Qn+1的卡诺图 J KQn 0 1 00 01 11 10 0 0 1 1 1 1 0 0 三、特性表和特性方程 状 态 转 换 图 0 1 J = 0 K =× J = 1 K =× J =× K = 0 J =× K = 1 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 0 K 0 1 0 1 0 0 Qn+1 Qn J 无约束条件 特性方程 CP = 1 期间有效 　　同步触发器在 CP = 1 期间接收输入信号，如输入信号在此期间发生多次变化，其输出状态也会随之发生翻转，这种现象称为触发器的空翻。 空翻现象限制了同步触发器的应用。 5.3.4 同步触发器的空翻  掌握 TTL 边沿 JK 触发器、维持阻塞 D 触发器、T 触发器和 T′触发器、CMOS 边沿触发器的逻辑功能和特性方程。 主要要求： 理解边沿触发器的触发方式。 Edge - Triggered Flip - Flop 　 边沿触发器只能在时钟脉冲 CP 上升沿 (或 下降沿 )时刻接收输入信号，因此，电路状态只能 在 CP 上升沿(或下降沿 )时刻翻转。在 CP 的其 他时间内，电路状态不会发生变化，这样就提高 了触发器工作的可靠性和抗干扰能力。边沿触发 器没有空翻现象。 边沿触发器主要有边沿 JK 触发器、维持阻 塞 D 触发器、CMOS 边沿触发器等。 边沿触发器 基本 RS 触发器 输入信号接收门 G3、G4 5.4.1 TTL 边沿 JK 触发器 逻 辑 符 号 一、电路结构 ★ CP = 0 时，G3、G4 被封锁，与门A 和D被封 锁，同时 Q3 = Q4 =1 触发 器保持原稳定状态不变。 ★ CP由 1 负跃到0 时， 触发器的状态根据 J、K 端的输入信号翻转。 ★ CP 由0正跃到 1 时， 触发器状态不变。 二、逻辑功能 特性方程 CP下降沿到达时刻有效 功能表 ↓ 说明 Qn+1 K J CP 不变 Qn 0 0 置 0 0 1 0 翻转 1 1 置 1 1 0 1 不变 Qn × × 0↑ Qn 二、逻辑功能 三、 集成边沿 JK 触发器 CT74LS112 介绍 CT74LS112逻辑符号 1 × × × 0 0 Qn × × 1 1 1 在 CP↓时刻执行 JK 功能 Qn 1 1 ↓ 1 1 1 0