现代电子的技术设计复习纲要_201606.ppt

题 型 一、单项选择题（20* 1’ ） 1、QuartusⅡ具有哪些功能D A、编辑 B、编译 C、编程 D、以上都是? 2、使用QuartusⅡ实现原理图设计输入，应采用A A、图形编辑 B、文本编辑 C、符号编辑 D、波形编辑? 3、执行QuartusⅡ的哪条命令，可以为设计电路建立一个 元件符号A A、Create Default Symbol B、Simulator C、Compiler D、Timing Analyzer 4、QuartusⅡ的图形设计文件类型是B A、.scf B、.bdf C、.vhd D、.v 5、在VHDL的端口声明语句中，用于声明双向端口的是 C A、IN B、OUT C、INOUT D、BUFFER 6、在VHDL语言中，为目标变量赋值的符号是 C A、=： B、= C、：= D、= 7、在VHDL语言中，用于检测clock的下降沿的语句是D A、clock’EVENT B、clock’EVENT and clock=’1’ C、clock=’0’ D、clock’EVENT and clock=’0’ 8、在VHDL的PRCESS结构中，组成的语句是B A、顺序 B、顺序和并行C、并行 D、任何 ? 9、在VHDL的CASE语句中，WHEN语句中的“=〉”含义是B A、IF B、THEN C、操作符 D、AND ? 10、在下列标识符中，哪个是VHDL合法的标识符C ? A、4h_adde B、h_adde_? C、h_adder?D、_h_adde 二、填空题（2’ *5） 三、VHDL语言程序设计题(3*10’) 四、数字系统设计题(20’) 五、论述题(2*10’) IF_THEN_ ELSE语句 流程控制语句 --注意，此处是ELSIF，而 --不是ELSE IF ！！IF语句只能在进程中使用 例：设计一个二输入与门 无ELSE语句,因此综合器综合时默认为：ELSE c=c; CASE_WHEN语句 case 表达式 is when 选择值=顺序语句； when 选择值=顺序语句； when 选择值=顺序语句； ┅ end case； 例：四选一选择器： “=”相当于THEN的作用； 条件句的顺序是不重要的； WHEN OTHERS列出其他可能取值； LOOP语句 常用的是FOR_LOOP语句，语法格式如下： 临时变量，属LOOP语句的局部变量，不必事先定义。 起始值 Downto 结束值 起始值 To 结束值 例：奇偶校验电路 奇数个1标志位 偶数个1标志位 等待(WAIT)语句 语句格式： WAIT [ON 敏感信号表] [UNTIL 条件表达式] [FOR 时间表达式]； 注：已列出敏感量的进程中不能使用任何形式的WAIT语句。 例：四选一 选择器 NULL语句 并行语句 VHDL的几种主要并行语句： ◆进程语句 PROCESS语句 ◆块语句 BLOCK语句 ◆并行信号赋值语句 ◆元件例化语句 ◆生成语句 GENERATE语句 进程语句(PROCESS) ——进程语句是个复合语句，由一段程序构成。 ——各个进程是并发执行的，但进程内部的所有语句却都是顺序执行的。 ——一个构造体可以包括多个进程语句，多进程间的通信依靠信号(SIGNAL)来传递。 例:计数器进程部分： --进程（敏感表） --顺序语句，异步清零 若改为同步清零，则进程如下： --同步清零 若没有敏感表，利用WAIT UNTIL语句,进程如下： 块语句（BLOCK） ——块语句是将结构体中的并行语句组合在一起，其主要目的是改善并行语句及其结构的可读性，一般用于较复杂的VHDL程序中。 ——只是形式上的划分，而非功能上的改变。 块语句的语法描述： --块名必须有。 例：比较器 并行信号赋值语句 并行信号赋值语句实际上是一个进程的缩写。如下面两个构造体是等效的： 并行信号赋值语句有三种形式：