第6的章 微处理器读写引脚.ppt

3. 中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务 主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障 4. 总线请求和响应引脚 HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权 DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制） 4. 总线请求和响应引脚（续1） HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权 5. 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效(至少保持4个时钟周期的高电平),将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 CPU清除IP、DS、ES、SS、PSW、指令队列为0；置CS为0FFFFH。 计算机系统复位后的启动物理地址为：0FFFF0H 5. 其它引脚（续1） CLK（Clock） 时钟输入 通常与8284A时钟发生器的时钟输出端相连 系统通过该引脚给CPU提供内部定时信号。8086/8的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns 5. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND（2根） 接地，向CPU提供参考地电平 MN/MX（Minimum/Maximum） 组态选择，输入 接高电平时，8088引脚工作在最小组态；反之，8088工作在最大组态 5. 其它引脚（续3） TEST 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，进入空转等待状态，且每隔5个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 即，WAIT指令使CPU产生等待，直到引脚有效为止 在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 “引脚”小结： CPU引脚是系统总线的基本信号 可以分成三类信号： 8/16位数据线：D0～D7 （/D15） 20位地址线：A0～A19 控制线： ALE、M/IO、WR、RD、READY、 DEN DT/R INTR、INTA、NMI，HOLD、HLDA RESET、CLK、Vcc、GND “引脚”提问？ 提问之一： CPU引脚是如何与外部连接的呢？ 解答：总线形成（第6.2节） 提问之二： CPU引脚是如何相互配合， 实现总线操作、控制系统工作的呢？ 解答：总线时序（第6.3节） 8086/88 CPU的内部结构 6.1　引脚及其功能 6.2　8086/88CPU子系统的基本配置 6.3 总线工作时序 附 微机系统总线 第六章　INTEL 8086/88微处理器 教学重点 最小模式下的基本引脚和总线形成 最小模式下的总线时序 8086/8088微处理器 由Intel公司于1978年开发（第三代CPU芯片），1981年被IBM公司在IBM　PC、PC/XT系列微机中全面采用，并将其技术公开，使PC机得到迅速发展和普及应用。 40引脚双列直插式芯片，采用单5V工作电源，标称工作频率5MHZ（时钟周期T＝200ns），在PC机中实际采用4.77MHZ（时钟周期T＝210ns）。它们有两种工作模式，提供20位地址线，内存寻址能力达1MB；对端口寻址使用其中16位地址，端口寻址能力达64K。8088的内部提供16位并行处理能力，而对外的数据线只有8位，是准16位CPU ，8086则是全16位CPU。 复习：　8086/88 CPU的内部结构 8086/8088微处理器的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。 从功能上来看，8086CPU可分为两部分，即总线接口单元BIU（Bus Interface Unit）和执行单元EU（Execution Unit）。 8086微处理器的结构图： 总线 控制 电路 EU 控制器 标 志 暂存器 通用寄存器 ALU数据总线 地址总线 数据总线 执行单